Hf0,系強誘電体ゲートトランジスタの低電圧動作 Low Voltage Operation of Ferroelectric-Gate FETs using HfO₂ Ferroelectrics 産総研¹,東大院工²⁰右田 真司¹,太田 裕之¹,山田 浩之¹,渋谷 圭介¹,澤 彰仁¹, 松川貴¹,鳥海明²

AIST¹, Univ. of Tokyo², °S. Migita,¹ H. Ota,¹ H. Yamada,¹ K. Shibuya,¹ A. Sawa,¹ T. Matsukawa,¹ and A. Toriumi²

E-mail: s-migita@aist.go.jp

【はじめに】HfO₂系強誘電体は LSI 製造プロ セスとの親和性が高く、Ferroelectric random access memory (FeRAM), Ferroelectric gate field-effect transistor (FeFET), Ferroelectric tunnel junction (FTJ)といったデバイス応用が 期待されている[1-4]。その中でも FeFET は NAND Flash メモリに匹敵する小さなセルサ イズで製作可能なメモリデバイスであり、 FeRAM よりも微細化が可能である。すでに HfO₂系強誘電体を用いて 14 nm FinFET や 22 nm FDSOI のプロセスを用いた FeFET の動作 実証も報告されており[5-7]、将来有望なデバ イスの一つである。

FeFET の設計と動作を考える上で、絶縁膜 層と強誘電体層の電荷量マッチングが重要 なパラメータであることが徳光らによって 指摘された[8]。Si 基板で作成するトランジス タの場合、Metal- Insulator- Semiconductor (MIS)構造の SiO₂ 層が絶縁破壊しないことが 必須条件となるため、最大電荷量は1uC/cm² 以下に収めることが望ましい。一方の強誘電 体は我々が作成している Hf-Zr-O 強誘電体薄 膜の場合でも、飽和残留分極量が 20 uC/cm² を超える[9]。HfO2系強誘電体薄膜を MIS 構 造に直接接合した MFIS 構造(Fig. 1(a))では、 強誘電体のマイナーループと呼ばれるごく 一部の分極電荷しか使えずメモリウインド ウも小さくなる。これに対して強誘電体のキ ャパシタ面積を小さく設計した MFMIS 構造 (Fig. 1(b))では、面積比(S_I/S_F)によって電荷量 マッチングが機能することで強誘電体の飽 和特性を活用でき、大きなメモリウインドウ が確保できる。

本研究では HfO2 系強誘電体を用いた FeFET において、MFMIS 構造の効果を低電 圧動作の観点で調べたので報告する。

【実験】最初に p 型のバルク Si(100)基板を用 いて MIS トランジスタを作成した。 MIS 構造



Fig. 1. Gate stack structures of FeFETs, (a) MFIS and (b) MFMIS. S_F and S_I indicate capacitor sizes of ferroelectric and MIS.

の絶縁膜は 3.8 nm の SiO₂熱酸化膜、電極は TaN とした。 続いて MIS トランジスタのゲー ト電極のコンタクトホールの内部に Hf-Zr-O 強誘電体のキャパシタを作成し、面積比 (S_I/S_F)を有する MFMIS 構造を作った。最後に FGA アニール(450℃, 30 min)を行って完成し た。 電気特性は Keysight B1500A を用いてパ ルス測定で評価した。

【結果と考察】最も性能が良かった、面積比 (S_I/S_F)を 29 で設計した MFMIS 型 FeFET の電 気特性を Fig. 2 に示す。反時計回りのヒステ リシスが観測できており、FeFET として機能 している。ゲート電圧の電圧掃引(+2.0/-2.0 V) に対して約1.2 Vのメモリウインドウが得ら れている。MFIS 型 FeFET で報告されている 電圧掃引(+3.8/-3.8 V)に対して1.5 Vのメモリ ウインドウに比べると[7]、動作電圧を大幅に 低下できた。

【謝辞】本研究は JST CREST Grant Number JPMJCR14F2の支援を受けて行った。MFMIS 構造 のコンセプトについて詳細な議論していただい た北陸先端大の徳光教授に感謝いたします。

【参考文献】

- [1] J. Mueller et al., IEDM 2013, p. 280.
- [2] T. S. Boescke *et al.*, IEDM 2011, p. 547.
 [3] J. Mueller *et al.*, VLSI 2012, p. 25.
 [4] S. Fujii *et al.*, VLSI 2016, p. 148.

- [5] M. Trentzsch et al., IEDM 2016, p. 294
- [6] Z. Krivokapic et al., IEDM 2017, p. 357.
- [7] S. Duenkel et al., IEDM 2017, p. 485.
- [8] E. Tokumitsu et al., Appl. Phys. Lett. 75 (1999) 575; Jpn. J. Appl. Phys. 39 (2000) 2125.
- [9] S. Migita et al., Jpn. J. Appl. Phys. 57 (2018) 04FB01.



Fig. 2. Drain current-gate voltage characteristics of MFMIS-FeFET measured by a pulse-IV method (1ms at each step). Channel length is 50 um. $S_{\rm I}/S_{\rm F}$ is 29.