ノンスピンバス化に向けた酸化セリウムのバッファ層膜厚の最適化
Optimization of buffer layer thickness of cerium oxide for non-spin bath host crystal

1. NTT 物性科学基礎研究所, 2. NTT ナノフォトニクスセンター

○稲葉智宏 [1]、徐 学俊 [1]、Wojciech Szuba[1]、俵毅彦 [1,2]、尾身博雄 [1,2]、山本秀樹 [1]、後藤秀樹 [1]

1. NTT Basic Research Labs., 2. NTT Nanophotonics Center

T. Inaba[1], X. Xu[1], S. Wojciech[1], T. Tawara[1, 2], H. Omi[1, 2], H. Yamamoto[1] and H. Gotoh[1]

E-mail: inaba.tomohiro@lab.ntt.co.jp

【はじめに】我々は、量子状態操作のプラットフォームとして様々な母体結晶中にエルビウム(Er)原子を添加し、その光学特性を評価してきた[1, 2]。このうち Er 発光の横緩和時間は、本系を量子メモリとして用いることの可否を決める重要な因子である。優れた量子メモリ特性を得るためには、横緩和時間の長寿命化が必須である。そのためには、Er イオンの電子状態の擾乱を極力抑える必要があるため、我々は電子スピンのみならず、核スピンももたない 4 価セリウム(Ce)イオンの酸化物で母体結晶を構成することにより、母体結晶のノンスピンバス化に取り組んでいる[2]。しかしながら、Si フォトニクスとの親和性の観点から、Er 添加 CeO_2(Er: CeO_2)を Si(111)基板上に所定の温度で成長しているため、Si 基板から核スピンを有する ^{29}Si の Er:CeO_2 中への拡散が懸念される。そこで、母体結晶のノンスピンバス化への設計指針を得るために様々な成長条件で CeO_2 を成長し、基板の ^{29}Si 原子がどの程度 CeO_2 中へ拡散するかを調べた。

【実験方法】今後の研究で用いる導波路構造を考慮し[3]、膜厚 130 nm の CeO_2 を MBE 法により Si(111)基板上に作製した。原料として Ce 金属と O ラジカルを用いた。試料は RHEED, XRD, SIMS で評価した。^{29}Si の CeO_2 膜内への拡散は、CeO_2 の成長温度と成長速度に依存すると考えられるため、表 1 に示すように成長温度、成長速度を変化させた 4 つの試料(Sample 1-4)を作製した。

【実験結果】Fig. 1 に各試料の RHEED を示す。Sample 1 は二次元成長を示唆するストリークパターンのみを示した。一方、他の Sample はストリークパターンに加え、多結晶を示唆するリングパターンも示した。Fig. 2 に各 Sample の ^{29}Si の SIMS 測定結果を示す。^{29}Si の拡散長は Sample 1 が最小であるため、調べた温度領域では CeO_2 への ^{29}Si の拡散は、CeO_2 の成長条件に依存している。また、ノンスピンバス化の観点から成長温度 700 °C、成長速度 0.3 Å /s の場合、Er:CeO_2 は膜厚 20 nm 程度の無添加 CeO_2 バッファ層上に成長する必要があるとの知見が得られた。

【謝辞】本研究は JSPS 科研費 15H04130、JP16H03821 の助成を受けたものです。

[1] T. Tawara *et al.*, Opt. Mater. Express **7**, 1097 (2017). [2] 稲葉他, 第 64 回応用物理学会春季学術講演会, 15p-411-11 [3] 徐他, 第 79 回応用物理学会秋季学術講演会

Table I Growth conditions of sample 1 – 4.

Sample No.	1	2	3	4
Growth temperature (°C)	700	650	650	600
Growth rate (Å /s)	0.3	0.3	1.5	1.5



Sample 1 Sample 2 Sample 3 Sample 4

Fig.1 RHEED patterns of sample 1-4.



Fig.2 SIMS profiles of sample 1 – 4.