

Auナノギャップを用いたシナプス素子におけるSTDP学習特性

Spike-Timing-Dependent Plasticity Characteristics Mimicking in Single Inorganic Synapses of Au Nanogaps

東京農工大院工¹、一関高専²

○坂井奎太¹、南浩二¹、谷創貴¹、佐藤友美¹、伊藤光樹¹、八木麻実子²、白樫淳一¹

Tokyo University of Agriculture & Technology¹, NIT, Ichinoseki College²

○K. Sakai¹, K. Minami¹, S. Tani¹, T. Sato¹, M. Ito¹, M. Yagi² and J. Shirakashi¹

E-mail: s185338q@st.go.tuat.ac.jp

近年、脳機能やその要素を精巧に模倣するニューロモルフィックハードウェアの研究が盛んである。例えば、メモリスタはパルス信号を用いた学習過程によって Spike-Timing-Dependent Plasticity(STDP)に対応した抵抗変化を示す素子として注目されている[1, 2]。一方、これまで我々は、ナノギャップのトンネル抵抗制御を行う手法として、ナノギャップでの通電による原子の移動現象を利用したアクティベーション法を提案してきた[3]。また、シンプルな Au ナノギャップにおいて本手法を適用することで、Short-Term Plasticity(STP)と Long-Term Plasticity(LTP)のシナプス可塑性を模倣することができる[4]。そこで今回は、Au ナノギャップに対して本手法を適用することで、より実際のシナプスの動作に近い STDP の学習特性について検討した。

はじめに、電子線リソグラフィとリフトオフプロセスによって、数十 nm 程度のギャップ幅を有する Au ナノギャップ構造を作製した。これら Au ナノギャップの初期状態での抵抗値は 100 TΩ 以上であった。まず、学習の動作点を定めるため、予め Au ナノギャップに対しアクティベーションを適用することで素子を低抵抗化させた。次に、図 1 に示した Pre-Spike 信号と Post-Spike 信号による学習過程を、低抵抗化した Au ナノギャップに適用した。この際、Au ナノギャップの Drain 電極に Pre-Synapse 側を、Source 電極に Post-Synapse 側を対応させた。図 2 に示すように、Spike 電圧を用いた学習により、素子を流れる電流値は 112 pA から 156 pA に増加した。さらに、Pre-Synapse 側と Post-Synapse 側での Spike 信号の時間ずれを徐々に増加させると、学習による電流値の増加は弱まる傾向が観測された。このように、シナプス前後における Spike 信号の時間差に応じて学習の強度が変化する、STDP のシナプス可塑性の特徴が得られた。以上の結果から、Au ナノギャップに本手法を適用することで、Au ナノギャップを多様なシナプス可塑性を備えたシナプス結合素子として利用できると考えられる。




Fig. 1 Schematic illustration of the signal transmission of a biological synapse.




Fig. 2 Change in the drain current of Au nanogap when the input spikes were applied.

References

- [1] B.-Y. Kim, H.-G. Hwang, J.-U. Woo, W.-H. Lee, T.-H. Lee, C.-Y. Kang and S. Nahm, NPG Asia Mater., 9 (2017) e381.
- [2] S. Li, F. Zeng, C. Chen, H. Liu, G. Tang, S. Gao, C. Song, Y. Lin, F. Pan and D. Guo, J. Mater. Chem. C, 1 (2013) 5292.
- [3] S. Kayashima, K. Takahashi, M. Motoyama and J. Shirakashi, Jpn. J. Appl. Phys., Part 2 46 (2007) L907.
- [4] 坂井、南、谷、八木、伊藤、白樫: 第 65 回応用物理学会春季学術講演会 17p-F210-12 (2018).