## Multi-Line-Beam CLC poly-Si TFTs におけるチャネルへの不純物導入効果

Effect of channel impurity doping on poly-Si TFTs with Multi-Line-Beam CLC

<sup>○</sup>平岩弘之 <sup>1</sup>, グエン ティ トゥイ <sup>1</sup>, 黒木伸一郎 <sup>1</sup>

<sup>o</sup>Mitsuhisa Hiraiwa <sup>1</sup>, Nguyen Thi Thuy <sup>1</sup> and Shin-Ichiro Kuroki <sup>1</sup>

1広島大学ナノデバイス・バイオ融合科学研究所

## <sup>1</sup>Research Institute for Nanodevice and Bio Systems, Hiroshima University E-mail: {hiraiwa-mitsuhisa, skuroki}@hiroshima-u.ac.jp

【はじめに】Multi-Line-Beam CLC (MLB-CLC)法を用いることで結晶面方位と成長方向が均一な poly-Si 薄膜を得ることができる (Fig.1)[1]。しかし、作製した低温 poly-Si TFT は、ON 電流は高い電流が得られているが OFF 電流も高い電流値を示しており、ON/OFF 比が一桁程度のスイッチング特性しか得られない。この原因として、結晶化領域で Donor 型欠陥が発生しており、poly-Si 薄膜が N-type 化していることが考えられる。本研究では、Donor 型欠陥の原因探索を行い、チャネル不純物の TFT への効果を詳細に調べ、これにより高性能 TFT を実現することを目的とする。

【実験方法①】Donor 型欠陥の探索として、poly-Si 薄膜中の不純物分布のレーザ照射時間依存性を、二次イオン 質量分析法 (Secondary Ion Mass Spectrometry : SIMS)によって調べた。石英基板に a-Si 薄膜 150 nm、Cap SiO<sub>2</sub> 薄 膜 100 nm を成膜し、MLB-CLC 法によりレーザ結晶化を行った。MLB-CLC 法の結晶化条件はスキャンスピード を 0.05、0.10、0.15 cm/s の 3 条件、レーザパワーは 7.5 W とした。最後に HF 洗浄により Cap SiO<sub>2</sub> を除去した。 作製したサンプルは SIMS による元素分析を行った。

【測定結果と考察①】SIMS による元素分析の結果を Fig.2 に示す。スキャンスピードが遅くなるほど、つまり 加熱時間が長くなるほど、poly-Si 薄膜中に多くの酸素が進入していることが分かる。スキャンスピードが 0.05 cm/s のとき、最大で 10<sup>21</sup> atom/cm<sup>3</sup> 程度の酸素の進入が確認できる。Si 中に含まれる不純物は、禁制帯内に付 加的なエネルギー準位をつくる。Si 中の酸素は伝導帯付近にエネルギー準位をつくるので、このエネルギー準 位が Donor 型欠陥となり、OFF リーク電流を生じさせていることが推測される。

【実験方法②】poly-Si 薄膜の表面付近と薄膜中央付近に酸素が確認されたが、どちらの酸素が OFF リーク電流 に大きく影響を及ぼすかは解明されていない。そこで不純物の注入深さの違いによる特性変化を測定することで、 表面付近と膜中央付近の酸素を分離して評価した。従来の TFT 作製工程において、チャネルドーピングおよび活 性化アニールを追加する。石英基板に a-Si 薄膜 150 nm、Cap SiO2薄膜 100 nm を成膜し、MLB-CLC 法によりレ ーザ結晶化を行った。HF 洗浄で Cap SiO2 を除去し、チャネルドーピングを行った。不純物導入法はイオン注入 とし、使用した不純物は Boron、ドーズ量は 7.0×10<sup>12</sup> cm<sup>-2</sup>、注入深さを 30 nm 以下、30 nm、70 nm の3条件とし た。その後、N2 雰囲気中にて活性化アニールを行った。素子分離のためのリソグラフィ、ドライエッチングを行 った。ゲート SiO2 酸化膜を ICP CVD により成膜後、Mo をスパッタ成膜し、リソグラフィでパターニングを行っ た後 Mo のウェットエッチングを行い、ゲート電極を形成した。S/D 形成では Mo ゲートをセルフアラインマス クとし、使用する不純物は As でイオン注入を行った。その後、N2 雰囲気中にて活性化アニールを行った。APCVD により層間絶縁膜を形成し、リソグラフィでパターニングを行い、BHF によりコンタクトホール形成のための開 ロエッチングを行った。Mo をスパッタ成膜し、リソグラフィでパターニングを行った後 Mo のウェットエッチ ングを行い、電極パッドを形成した。最後に、H2 雰囲気中にてシンタリング処理を行った。作製したデバイスは Ios-VGs 特性を測定し、注入深さの違いによる電気特性の変化を調べた。

【測定結果と考察②】 作製した TFT の  $I_{DS}$ -V<sub>GS</sub> 特性を図 3 に示す。注入深さ 70 nm の TFT は ON/OFF 比が 5.6 × 10<sup>4</sup>、注入深さ 30 nm の TFT は ON/OFF 比が  $1.2 \times 10^7$  となり、注入深さ 30 nm の TFT の方が  $2 \times 10^2$  程度大き な ON/OFF 比を得ることが出来た。また、注入深さが浅い TFT、つまりサンプル表面付近の欠陥を補償した TFT がしきい値電圧はプラス方向にシフト、及び ON/OFF 比が大きくなったため、サンプル付近に存在する酸素が OFF リーク電流に大きく影響を及ぼしていると考えられる。

S. Kuroki, Y. Kawasaki, S. Fujii, K. Kotani, and T. Ito, J. Electrochem. Soc., 158, 9, H924 (2011).
M. Yamano, S.-I. Kuroki, Tadashi Sato and Koji Kotani, Jpn. J. Appl. Phys., 53 03CC02 -1 (2014).



MLB-CLC poly-Si thin film.

Fig.3 I<sub>DS</sub>-V<sub>GS</sub> characteristics of the fabricated poly-Si TFTs.

poly-Si thin film.