SiO_2 膜の高電界ストレス印加時の捕獲電荷の評価

Evaluation of trapped charges during high-field stress application to SiO_2

°南家　健志、蓮沼　隆（筑波大学）

°**Takeshi Nanke and Ryu Hasunuma (Univ. of Tsukuba)**

E-mail: s1720385@s.tsukuba.ac.jp

[研究目的]

絶縁膜中のトラップ電荷が絶縁膜の劣化機構に与える影響は不明な点が多く、トラップ電荷の挙動を理解することは、劣化機構を解明する上で非常に重要なことである。しかし、電気特性評価によって電子と正孔の捕獲、放出成分をそれぞれ分離するためには工夫が必要である。そこで、本研究ではストレス印加によって捕獲された電荷のうち、正電荷成分を評価することを目的とした評価方法を考える。

[実験方法]

本研究には、poly-Si/SiO_2/p-Si 構造で SiO_2 膜厚 t_{ox}=10nm,25nm の 2 つの MOS キャパシタを用いた。最初に電流密度 J=-10^{-3}A/cm^2 の定電流により絶縁膜にストレスを印加した後、2 種類の回復測定を行った。一方は J=-10^{-6}A/cm^2 の定電流測定を行い、V_g の時間変化を調べた。もう一方は 1000 秒に 1 回の間隔で J=-10^{-6}A/cm^2 となるゲート電圧の値 V_g を読み取り、時間変化を調べた。測定時以外では V_g を 0V とした。

[実験結果・考察]

Fig.1 は一定電流 J=-10^{-3}A/cm^2 のストレス印加時の V_g 変化を示している。両膜厚の試料ともに V_g が負方向にシフトしており、膜中に正電荷が捕獲されたことを示している。ただし、インパクトイオン化が抑えられるため、t_{ox}=10nm の場合では正孔捕獲が少ない。その後の回復測定結果が Fig.2 である。Fig.2 の t_{ox}=25nm において、定電流測定の V_g の変化は、1000 秒に 1 回の間隔で行った測定による V_g の変化と比べて非常に大きいことがわかる。また、ストレス印加時の正孔捕獲が少なかった t_{ox}=10nm においては定電流測定時の回復が遅い。ストレスを印加していない試料について（黒線）は V_g がほとんど変化していないことから、回復測定時の電流印加がストレスとはなっていないと考えられる。これらのことから、回復測定における V_g 変化は、注入された電子とトラップに捕獲された正孔との再結合による電荷の中性化に起因すると考えられる。



Fig.1. 定電流ストレス印加時の **V_g** 変化



Fig.2. ストレス印加後の V_g の時間変化