Smart Cut 法を用いた InAs on Insulator 構造の作製

Fabrication of InAs-on-Insulator structures by Smart Cut method

^O隅田 圭¹, 竹中 充^{1,2}、高木 信一^{1,2}(1.東京大学工学部、2.東京大学院工)

°K. Sumita^{1,2}, M. Takenaka^{1,2}, S. Takagi^{1,2} (U. Tokyo, Faculty of Engineering¹, School of Engineering²)

E-mail: sumita@mosfet.t.u-tokyo.ac.jp

【背景・目的】メタル S/D を有する InAs nMOSFET [1]及び Ge pMOSFET [2]は、金属界面とのフェルミレベルピニングを理由とすることにより、 低温での素子作製が可能であることから、III-V nMOSFET と Ge pMOSFET を積層した 3 次元 CMOS が期待できる[3]。この素子を実現 するためには、高品質の InAs-OI (InAs-On-Insulator) 構造の実現が重要 である。InAs のエピタキシャル成長では格子不整合の問題からバルク に近い品質の薄膜を得ることが困難であるが、直接基板貼り合せと注 入イオンによる Splitting を組み合わせた Smart Cut 法 (Fig. 1) は、格 子不整合に関わらずバルクに近い品質の薄膜を実現するだけでなく、 ドナー基板の再利用が出来るので経済性の観点からも優れている。し かしながら InAs への Smart Cut 法の適用例は少なく、-20℃でイオン注 入した例が報告されている[4,5]のみであり、技術が確立しているとは 言えない。本研究では室温イオン注入を用いた Smart Cut 法により、 InAs-OI 構造が実現できること、また InAs の面方位により InAs 表面の 平坦性が向上することを見出したので、報告する。

【実験・結果】作製プロセスを Fig. 1 に示す。面方位が(100), (111)A, (111)Bの3種類のInAs 基板にPECVDでSiO2を100nm 堆積させた後、 H⁺イオンを Dose: 5×10¹⁶ cm⁻², Energy: 40keV, 注入レート: 1.73×10¹⁴ cm⁻²/min, 注入温度: 室温 の条件で注入し、その後、BHF で InAs 上の SiO₂を除去した。次に、Si上に熱酸化 SiO₂を 2µm もしくは 140nm 形 成した基板, SiO2 が無い基板の3種類のSi基板を用意し、これら基板 上に ALD で 5~10nm の Al₂O₃を堆積させた。全ての基板に対して、 UV/O3 cleaning, 超音波洗浄を行った後に、InAs 3 種×Si 3 種の計9種 類の組み合わせで、直接基板貼り合せを行った。貼り合せ後の基板を 100℃で 24h 以上アニールした後に、200℃でアニールすることで InAs が Split した。Fig. 2 に 2inch ウェハ全面で実現された InA-OI 基板の写 真を示す。結果として、室温イオン注入による Smart Cut 法での InAs-OI 基板形成が実証された。Split 直後の InAs-OI の表面の荒さは SiO2の厚 みに関係なく、Fig.3 に見られる様に、(111) InAs を用いた場合の RMS は 10~13nm, (100) InAs を用いた場合は 30~40nm となり、(111)の方が (100)よりも、Split 後の表面の平坦性に優れていることが判明した。

【謝辞】本研究は、科学研究費補助金(17H06148)及び JST-CREST, JPMJCR1332 の支援により実施した。

【参考文献】[1] S. Kim et al., IEEE Trans. Electron Dev. 60, 3342 (2013). [2] T. Maeda et al., IEEE Electron Device Lett. 26, 102 (2005). [3] T. Irisawa et al., Dig. Tech. Pap. - Symp. VLSI Technol., pp. 3, 2014. [4] S. A. Dayeh et al., Appl. Phys. Lett. 93, 203109, 2008. [5] S. L. Hayashi et al, ECS Transactions 3(6), pp. 129, 2006.



Fig. 1 Overview of Smart Cut process



Fig. 2 (100) InAs on 140-nm-thick SiO_2 on Si after Smart Cut process







Fig. 3 $10 \times 10 \mu m$ AFM images of InAs-OI after Smart Cut process. (a) (100) InAs on 2- μ m-thick SiO₂ on Si (RMS = 32nm). (b) (111)A InAs on 140-nm-thick SiO₂ on Si (RMS = 13nm).