

Type-II エネルギーバンド構造を有する酸化物半導体/(Si, SiGe, Ge) 積層型トンネル電界効果トランジスタの提案

Proposal of oxide-semiconductor/(Si, SiGe, Ge) bilayer tunneling field effect transistor with type-II energy band alignment

東大院工 °加藤 公彦, 竹中 充, 高木 信一

°Kimihiko Kato, Mitsuru Takenaka, Shinichi Takagi

The University of Tokyo E-mail: kkato@mosfet.t.u-tokyo.ac.jp

【背景】量子トンネル現象を動作原理に用いたトランジスタ (tunneling field effect transistor: TFET) は、低電圧駆動かつ低消費電力なスイッチング素子として期待されている。積層型の p^+i-n^+ や $p-n$ 接合を用いた bilayer TFET は、ゲート電極に対して垂直なトンネリングを接合面全域で引き起こすため、高い I_{ON} と小さなサブスレショルドスイング (S.S.) の両立が期待される[1-3]。一方、type-II エネルギーバンド構造を有するヘテロトンネル接合は、実効エネルギー障壁高さ (E_{b-eff}) の減少が可能であり、トンネル確率の増大に有効である。近年では、これらの技術を組み合わせた、bilayer TFET が報告されている[3-5]。

【素子提案とシミュレーション】本研究では新たに、IV 族半導体と酸化物半導体を組み合わせたトンネル接合を提案する。酸化物半導体の低い伝導帯端 (E_{c-OS}) と、IV 族半導体の高い価電子帯端 (E_{v-IV}) を組み合わせることで、type-II エネルギーバンド構造が得られる (Fig. 1(a))。特に、ソース領域に SiGe を導入し、適切に Ge 組成を制御することで、実効エネルギー障壁高さ ($E_{b-eff} = E_{c-OS} - E_{v-IV}$) を連続的に制御可能である。酸化物半導体の多くは、点欠陥に起因して n 型伝導を示す傾向が強く、不純物添加の無い酸化物半導体を SiGe 基板上に堆積することで、原子層尺度で急峻な $p-n$ 接合の形成が期待できる。また、酸化物半導体は大面積での堆積技術が既に確立しているため、大口径 Si ウエハを用いた Si CMOS プロセスとの親和性が高いと考えられる。

提案する bilayer TFET の TCAD シミュレーションより、小さなゲート電圧掃引幅内での非常に急峻なスイッチングが可能であることがわかる (Fig. 2)。この時、最小の S.S. 値は、わずか 1 mV/dec. である[6]。また、 n -ZnO/ p -Ge ヘテロ接合は、 n -Ge/ p -Ge ホモ接合に比べて 2 桁以上の I_{ON} の増大が見込まれ ($\sim 74 \mu A/\mu m$, $V_{dd} = 0.3 V$)、 I_{ON}/I_{OFF} 比は 8 桁を上回る。

p -SiGe ソース中の Ge 組成や、酸化物半導体材料選択によるエネルギーバンドエンジニアリングは、 I_{ON} の増大や S.S. の低減に非常に効果的である[6]。例えば、 E_{b-eff} の低減によりトンネル確率が指数関数的に増大し、それに伴い I_{ON} も増大している (Fig. 3)。このように、最先端の Ge や SiGe 技術の活用は、TFET 特性の最適化に重要な役割を果たすことが明らかとなった。

【謝辞】本研究は、JST CREST の支援 (課題番号: JPMJCR1332) を受けて行われた。

【文献】[1] L. Lattanzio *et al.*, IEEE EDL **33**, 167 (2012). [2] S. W. Kim *et al.*, IEEE TED **63**, 1774 (2015). [3] D. Sarkar *et al.*, Nature **526**, 91 (2015). [4] M. Kim *et al.*, IEDM 2014, p.331 (2014). [5] T. Yu *et al.*, IEDM 2015, p.612, (2015). [6] K. Kato *et al.*, IEDM 2017, p. 377.




Fig. 1 (a) Material candidates for tunneling junction with type-II energy band alignment, (b) device structure of proposed bilayer TFET, and energy band diagrams in (c) OFF state and (d) ON state. Band-to-band tunneling occurs from valence band of group-IV semiconductor to conduction band of oxide semiconductor.




Fig. 2 Simulated I_d - V_g characteristics of n -ZnO/ p -Ge TFET. The inset shows a device structure used for the simulation.




Fig. 3 I_{ON} of TFET as a function of Ge fraction in SiGe source. Various E_{c-OS} are assumed.