

強誘電体ゲート負性容量トランジスタのデバイスシミュレーション

Device Simulation of Ferroelectric Gate Negative Capacitance Transistors

○服部 淳一, 福田 浩一, 池上 努, 太田 裕之, 右田 真司, 浅井 栄大 (産総研)

○Junichi Hattori*, Koichi Fukuda, Tsutomu Ikegami, Hiroyuki Ota, Shinji Migita, and Hidehiro Asai (AIST)

*E-mail: j.hattori@aist.go.jp

背景 半導体集積回路の消費電力を抑えるには、電源電圧の低減が効果的である。そのためには、スイッチング素子であるトランジスタは狭い電圧範囲で急峻にオン・オフできなくてはならない。スイッチング性能はドレイン電流を一桁変化させるのに要するゲート電圧幅(サブスレッショルド・スイング)で測られ、小さいほど良い。しかし、従来のトランジスタのそれには物理的な下限値が存在し、これが電源電圧の低減を困難にしている。この物理限界を突破すべく考案された様々なデバイスの中で、最近、負性容量トランジスタ [1] が注目を集めている。これは、ゲート絶縁膜に強誘電体を用い、その負性容量によってゲート電圧の働きを助けることで急峻なスイッチングを狙ったものである。本稿では、負性容量トランジスタの挙動をシミュレーションし、その性質を予測する。

方法 強誘電体における電界と分極の関係を表現する Landau-Khalatnikov 方程式 [1] とデバイスの基本方程式とを矛盾なく解く独自の TCAD シミュレータを開発した [2-4]。これを用いて、Fig. 1 に示すような金属-強誘電体-金属-酸化物-半導体構造を有する負性容量トランジスタについて静特性を評価した。また、強誘電体膜および中間金属膜をゲート金属に置換して得られる通常のトランジスタについても静特性を評価し、両者を比較することで、負性容量トランジスタ特有の性質を調べた。

結果 負性容量トランジスタおよび通常のトランジスタのドレイン電流-ゲート電圧特性を Fig. 2 に示す。両者を比べると、負性容量トランジスタの方が急峻にドレイン電流が増加している。サブスレッショルド・スイングの値も 2 割以上小さく、室温における通常のトランジスタの下限値、約 60 mV/dec を下回っており、期待される急峻スイッチングの実現可能性がうかがわれる。しきい値電圧に注目すると、通常のトランジスタではドレイン電圧の上昇によって低下しているが、負性容量トランジスタでは反対に上昇している。こうした振る舞いの原因については講演で述べる。




Fig. 1. Schematic view of the considered negative capacitance field-effect transistor (NC FET). The thicknesses of several components are shown in their labels.




Fig. 2. Drain current vs gate-to-source voltage characteristics of (a) NC and (b) metal-oxide-semiconductor FETs.

参考文献 [1] S. Salahuddin and S. Datta, *Nano Lett.* **8**, 405 (2008). [2] H. Ota *et al.*, *IEDM Tech. Dig.*, 2016, p. 318. [3] H. Ota *et al.*, *IEDM Tech. Dig.*, 2017, p. 361. [4] N. Mori, *Oyo Buturi* **87**, 44 (2018) [in Japanese].