

界面顕微光応答法による Ni/SiN/n-SiC MIS 構造の 2 次元評価

Mapping of Ni/SiN/n-SiC MIS structure
using scanning internal photoemission microscopy橋爪孝典¹, 佐藤勝², 武山真弓², 塩島謙次¹

(1. 福井大院工, 2. 北見工大)

T. Hashizume, M. Sato, M. B. Takeyama, and K. Shiojima

(1. Univ. of Fukui, 2. Kitami Inst. Technol.)

E-mail: shiojima@u-fukui.ac.jp

はじめに: 我々は電極界面を 2 次元評価できる界面顕微光応答法[1]を開発し、Ni/n-SiC 界面の熱劣化過程や、4H-SiC 基板上に成長した p 形 3C-SiC 層の結晶性[2]を評価した。今回、Ni/SiN/n-SiC MIS 構造に界面顕微光応答法を適用し、電圧印加による劣化過程を評価した。

実験条件: 図 1 に試料構造を示す。4H-SiC 基板上に厚さ $9.73 \mu\text{m}$ の n-SiC ($n = 1.2 \times 10^{16} \text{ cm}^{-3}$) 層を成長した。n-SiC 上に、スパッタ法により厚さ 20 及び 50 nm の SiN 膜を堆積した。電子ビーム蒸着法により、直径 $200 \mu\text{m}$ の Ni(厚さ:100 nm)電極を SiN 上に堆積した。これらの試料に 30 V までの順方向電圧印した。波長 517 nm のレーザー光を半導体側から照射し、電極界面で集光・走査することで光電流像を得た。

結果と考察: 図 2 に SiN 層の厚さが 20 及び 50 nm の試料の順方向 I-V 特性を示す。SiN 層の厚さ 20 nm の試料は 13 V、50 nm の試料は 21 V で電流が不連続に増加し、劣化の兆候がみられた。図 3 及び 4 に順方向電圧 30 V 印加前後の SiN 厚 50 nm 試料の (a) ノマルスキー顕微鏡像 (b) 光電流像を示す。電圧印加前では、均一な光電流像が得られた。順方向電圧 30 V 印加後、Ni 表面に平坦ではない領域がみられ、部分的な劣化が発生したと考えられる。電圧印加前に比べ平坦ではない領域で光電流が約 3 倍に増加し、顕微鏡像と同じパターンがみられた。界面顕微光応答法は電圧印加による MIS 構造の劣化の評価に適していることを示した。

参考文献: [1] K. Shiojima, S. Yamamoto, Y. Kihara, and T. Mishima, Appl. Phys. Express **8**, 046502 (2015).

[2] K. Shiojima, M. Shingo, N. Ichikawa, and M. Kato, Jpn. J. Appl. Phys. **56**, 04CR06 (2017).




Fig. 1, Device structure.






Fig. 2, Forward I-V characteristics.

Fig. 3, (a) Nomarski microscope image and (b) photocurrent map of the Ni electrode on SiN ($t = 50 \text{ nm}$) in the as-deposited condition.Fig. 4, (a) Nomarski microscope image and (b) photocurrent map of the Ni electrode on SiN ($t = 50 \text{ nm}$) after applying the voltage stress up to 30 V.