## SiC MOSFET における界面準位が短チャネル効果に及ぼす影響

Influence of interface states on short channel effects in SiC MOSFETs

京大院工 <sup>O</sup>(M1)立木 馨大,小野 貴央,小林 拓真,木本 恒暢

## Kyoto Univ., <sup>°</sup>Keita Tachiki, Takahisa Ono, Takuma Kobayashi, Tsunenobu Kimoto

## E-mail: tachiki@semicon.kuee.kyoto-u.ac.jp

**緒言**: SiC MOSFET では、ON 抵抗の大部分を占めているチャネル抵抗低減のためチャネル長を短縮するが、これに伴い短チャネル効果が発現する。また、SiC MOSFET では界面準位が多く、短 チャネル効果に大きな影響を及ぼす可能性がある。しかし、短チャネル効果に対する界面準位の 影響の理解は不十分である。本研究では、実測したゲート特性から *D*<sub>it</sub>のエネルギー分布を決定し、 その *D*<sub>it</sub>分布を用いて界面準位が短チャネル効果に及ぼす影響を定量的に考察した。

**デバイス作製**: p型 SiC(0001)エピ層に n チャネル MOSFET を作製した。p層の実効アクセプタ密度は 1.5×10<sup>16</sup> ~ 5.9×10<sup>17</sup> cm<sup>-3</sup> で、チャネル長 *L*,幅 *W* はそれぞれ 0.4 ~ 20 µm, 29 ~ 520 µm の範囲で変化 させた。ゲート酸化膜形成条件はドライ酸化(1300℃)+NO 処理(1250℃, 70 分)である。

結果および解析:長チャネルの MOSFET における実測ゲート特性を、界面準位を考慮した計算モ デルでフィッティング<sup>[1]</sup>することにより D<sub>it</sub>分布を求めた。この際、ゲート特性に対する界面準位 の影響は表面ポテンシャルwsと Dit で決まる界面準位への電子捕獲量を計算(Fermi-Dirac 分布を仮 定)し、この電子が不動と考えることで考慮した。ドレイン電流 IDの計算には 2D-DOS を用い、ド リフト移動度は 100 cm<sup>2</sup>/Vs で一定とした。固定電荷 Q<sub>fix</sub>および D<sub>it</sub>分布(関数形: 定数 + 指数)を変 化させることによりフィッティングを行なった。得られた D<sub>it</sub>分布を図 1 に示す。D<sub>it</sub>は伝導帯近 傍で非常に高密度(> 10<sup>13</sup> cm<sup>-2</sup>eV<sup>-1</sup>)である。図2に長チャネル MOSFET の場合と比較した、しきい 値電圧の変化量  $\Delta V_{\rm T}$ を示す。しきい値電圧は  $I_{\rm DN}$  = 1×10<sup>-7</sup> A となるときのゲート電圧とした。 $I_{\rm DN}$ はL/Wを乗じて規格化を行なったドレイン電流である。破線は界面準位を考慮しない場合、実線 はドレイン端における空乏領域において界面準位が非占有状態になる効果<sup>[2]</sup>を考慮した場合のチ ャージシェアモデル<sup>[3]</sup>に基づいた計算結果で、〇印は実験値である。ここで、界面準位を考慮し た場合、実際に $I_{DN} = 1 \times 10^{-7}$ Aとなるときの界面捕獲電子密度 $n_{trap}$ および固定電荷 $Q_{fix}$ を図1の $D_{it}$ 分布により算出した。それぞれ、 $n_{\text{trap}} = -1.66 \times 10^{12} \text{ cm}^{-2}$ ,  $Q_{\text{ox}} = 1.15 \times 10^{12} \text{ cm}^{-2}$  と求められた。しきい 値電圧はこの正負の電荷密度の差で決まる。界面準位を考慮した計算結果は実験値と整合してお り、SiC MOSFET では短チャネル化したとき、比較的長チャネルから緩やかにしきい値電圧の低 下が生じる。本研究では D<sub>it</sub>分布の情報に基づき短チャネル MOSFET のしきい値電圧を定量的に 予測できることを示した。

[1] M. Hauck et al., *Ext. Abstr. of ICSCRM2017.*, TU.B1.3. [2] M. Noborio et al., *JJAP* 49 (2010) 024204.
[3] L. D. Yau, *Solid-StateElectronics*, 17, 1059 (1974).



Fig.1 Energy distribution of  $D_{it}$  estimated from an experimental gate characteristic of a fabricated MOSFET.



Fig.2 Channel length dependence of the difference in threshold voltage at  $I_{\rm DN} = 1 \times 10^{-7}$  A.