スケーラブルな光デジタル/アナログ変換器の実証

Demonstration for Scalable Photonic Digital/Analog Converters [°]北 翔太^{1,2}, 野崎 謙悟^{1,2}, 高田 健太^{1,2}, 新家 昭彦^{1,2}, コン グアンウェイ³, 山本 宗継³, 山田 浩治³, 納富 雅也^{1,2} (1. NTT ナノフォトニクスセンタ, 2. NTT 物性研, 3. 産総研) [°]S. Kita^{1,2}, K. Nozaki^{1,2}, K. Takata^{1,2}, A. Shinya^{1,2}, G. Cong³, N. Yamamoto³, K. Yamada³, and M. Notomi^{1,2} (1. NTT Nanophotonics Center, 2. NTT Basic Research Labs., 3. AIST)

E-mail: syouta.kita.ue@hco.ntt.co.jp

低レイテンシ光電融合演算の実現に向け,低損失・高速応答・波長多重が可能な線形光学素子を活用 した光演算素子および回路を検討している¹⁾. その一環として,前々回「損失がスケールに対して減少 する光デジタル/アナログ変換器 (PDAC)」を提案した²⁾. 構成例を Fig. 1(a)に示す.まず入力光を(N+1) 個に分岐する. N 本の導波路には,それぞれ電気光学位相変調器 (PM),残り1本の導波路には固定 移相器 (PS) が挿入されている. N 個の PM には LSB から MSB までのデジタル電気ビット信号を入力 する. デジタル入力値が"0"の場合は出力位相がπ(逆相),"1"の場合は0(同相)となるように位相変 調する. 位相変調後の光を順次合流し,最後に予め分岐されていた同じ光源の参照光 (Ref.)と 2×2 カプラを用いてホモダイン検波することで,線形な DAC 出力が得られる. 挿入損失のビット数 N 依存 性を Fig. 1(b)に示す. 固定減衰器によって重み付けする従来の方式では, N の増大によって挿入損失が 増えていく. 一方,本提案方式では N に対して損失はゼロに漸近する. 同じくほぼロスレスな方式と してセグメント方式³が有名だが,こちらの場合では PM 由来の電気的なノイズが N 個分蓄積する. 本方式だと N に依らず PM の通過数は1 個なので,ノイズの蓄積を回避できる.

300-mm CMOS プロセスを用いて作製した光 DAC 回路を Fig. 1(c)に示す. 50 Ω 終端されたキャリア 引き抜き型 PM を 8 個並べて 4 個の MZM とし, これらをカスケード Y 分岐/合流によって接続した. 合流位相の調整のために各導波路に PS を追加挿入した.本構成は Fig. 1(a)とはやや異なるが, 各 MZM の両アームで印加する電圧を非対称化することで 2bit DAC として動作できるので⁴⁾,最高で 8 ビット 動作が可能である. MSB 側の 3 つの MZM を用い,電気デジタルビット信号"111111"から"000000"まで を順次入力したところ, Fig. 1(d)に示す線形な 64 階調の DAC 出力が得られた.オンチップ PDAC とし てここまでの多ビット動作の実証例はこれまでにない. 今後,高速動作およびノイズの検証を進める. 本研究は CREST (#JPMJCR15N4), JST の支援を受けたものである.参考文献 1) S. Kita et al., *CLEO* SF1A.2 (2018). 2) 北ら,春季応物, 18p-212A-12 (2018). 3) A. D. Simard et al., *Opt. Exp.* 24, 19467 (2016). 4) G. Cong et al., *Proc. SPIE* 10686 (2018).



Fig. 1 Scalable photonic digital/analog converters (PDACs). (a) Schematic for phase modulation (PM) type (4-bit). (b) Comparison of the insertion losses between the conventional one and the proposed one. (c) Optical microscope image of the fabricated 8 bit PDAC. (d) Demonstration of 6-bit operation.