## InP ナノワイヤサラウンディングゲートトランジスタのスイッチング特 性評価

Characterization of InP nanowire surrounding-gate transistor 北海道大学情報科学研究科および量子集積センター <sup>の</sup>勝見 悠、蒲生 浩憲、本久 順一、冨岡 克広 Graduate School of IST and RCIQE, Hokkaido Univ. °Yu Katsumi, Hironori Gamo, Junichi Motohisa, Katsuhiro Tomioka E-mail:katsumi@rcige.hokudai.ac.jp

[はじめに] 近年 III-V 族化合物半導体ナノワ イヤが、次世代チャネル材料・トランジスタ構 造として期待されている。III-V 族化合物半導 体は移動度の高さから低電圧でオン電流を増 大させることができ、低電圧駆動が可能になる。 また、ナノワイヤ構造は、チャネル全方位をゲ ートで包埋した縦型サラウンディングゲート 構造を形成でき、オフリーク電流を抑制するこ とができる。ナノワイヤの中でも、InP ナノワ イヤはウルツ鉱型単結晶構造を形成でき、ウル ツ鉱特有の原子的に平坦な面を金属-酸化物-半導体(MOS)界面に応用できる利点がある[1]。

本報告では、InP ナノワイヤによる縦型サラ ウンディングゲートトランジスタ(SGT)特性へ チャネル長が及ぼす影響について報告する。

[実験方法] n型 InP(111)A 基板に、RF スパッ タリング法により膜厚 20 nm の SiO<sub>2</sub>を堆積さ せた。次に、電子線リソグラフィー、ウェット エッチングを用いて開口部を形成し、有機金属 気相(MOVPE)選択成長法により InP ナノワイ ヤを成長した。成長原料は、III 族原料に trimethyl indium(TMIn)、V 族 原 料 に tertiarybutylphosphine (TBP)を用いた。成長条件 は成長温度 660°C とし、Zn パルスドープ (補 償ドーピング) 層を 2 分 30 秒成長させた後、 Si ドープ層を 1 分成長させ、Sn パルスドープ 層を 3 分成長させた。V/III 比は 24 とした。

次に、原子層堆積法により HfAlO 膜を 10 nm 堆積し、スパッタリング法により W を成膜し た。次に、benzocyclobutene (BCB)でナノワイヤ を包埋し、ナノワイヤ上部のゲート電極を反応 性イオンエッチングでエッチングし、サラウン ディングゲート構造を作製した。最後に、BCB でゲート・ドレイン間分離層を形成し、ドレイ ン・ソース電極(Ni/Ge/Au)を堆積させた。

[結果] Fig. 1. (a)に InP ナノワイヤの選択成長 結果、 (b)に InP ナノワイヤ縦型 SGT の模式

図を示す。成長したナノワイヤは平均直径が 100 nm、高さは Zn ドープ層が 420 nm、Si ドー プ層が 170 nm、Sn ドープ層が 500nm と見積も られる。Fig. 2 にチャネル長(補償ドーピング 層の高さ) 220 nm, 440 nm の InP SGT 素子の伝 達特性を示す。チャネル長440 nm の試料では、  $V_{DS} = 0.5 V$ でSS = 80 mV/dec であるのに対し、 チャネル長 220 nm では、SS=125 mV/dec とチ ャネル長微細化で SS が大きくなる傾向が示さ れる。これはチャネル長の微細化によってトン ネルリーク電流が支配的になるためである。こ れは DIBL でも顕著であり、チャネル長が半減 することで 137 mV/V から 635 mV/V と大きく なることからも明らかである。当日は、チャネ ル長依存性とアニール効果についても検討す る。

## [参考文献]

[1] Y. Kitauchi *et al.*, Nano Lett. **10** (2010) 1699-1703

[2] E. Nakai et al., JJAP 54 (2015) 015201



Fig. 1. (a) SEM image of InP nanowires, (b) Cross-sectional structure of InP SGT



