E電高分子膜(P(VDF-TrFE))をゲート絶縁膜に用いた ZnO-FET におけ るチャネル構造依存性

Dependence of electrical characteristics on channel layer structure of ZnO-FET integrated with piezoelectric (P (VDF-TrFE)) film for gate insulator 東京理科大 ¹,^o岡山琢哉 ¹, 松本周作 ¹, 古川昭雄 ¹

Tokyo Univ. of Science¹, °Takuya Okayama¹, Shusaku Matsumoto¹, Akio Furukawa¹ E-mail: 7318513@ed.tus.ac.jp

接触センシング技術は、ロボットや透明タッチパッドなど様々な分野で重要な役割を担っている¹⁾。本研究は、FET のゲート絶縁膜に圧電体材料を用いる事により、圧力検出を行うセンサ部 と FET を一体化した接触センサデバイスの作製を目的としている。これまで、Al ドープ ZnO 層 チャネル上に直接 P(VDF-TrFE)ゲート絶縁膜を成膜した FET の特性を報告してきたが²⁾、本報告 では、チャネル上にバンドギャップがやや広い MgZnO を積層させ、その上に P(VDF-TrFE)ゲート 絶縁膜を成膜した FET におけるチャネル電流の変化等の特性について報告する。

今回作製した FET の構造を図 1 と図 2 に示す。FET のゲート絶縁膜として強誘電体材料である P(VDF-TrFE)(75/25)を用い、半導体層には安価で比較的低い温度で結晶成長できる ZnO 系の膜を 用いた。半導体層は RF マグネトロンスパッタ法、絶縁膜に用いた P(VDF-TrFE)はスピンコート法 により 700nm 成膜し 135℃で 2 時間熱処理を行った。ソース・ドレイン電極は Pt/Ti、ゲート電極 には Au を用いた。図 1 は Al ドープ ZnO 層チャネル上に直接 P(VDF-TrFE)を成膜したもの、図 2 は Al ドープ ZnO 層チャネル上にバンドギャップがやや広い MgZnO を成膜し、その上に P(VDF-TrFE)を成膜した構造である。FET のチャネルのソース・ドレイン間は 1 mm、チャネル幅 は 5 mm である。絶縁層に用いた P(VDF-TrFE)は強誘電性を持つため、分極によりチャネル電流が 変化する。

図1の構造でのFET の分極前後のドレイン電流-電圧特性を図3、図2でのFET の分極前後の ドレイン電流-電圧特性を図4に示す。両者を比べるとAlドープ ZnO 層の上部に MgZnO 層があ る図4の方が図3に比べてIDsが小さく、チャネルの抵抗値が10倍程度になっている事がわかる。 また、分極前後のIDs-VDs特性を比較すると、図3では約45%程度の電流値の減少がみられ、図4 では約98%の電流値が減少した。Alドープ ZnO 層の上部に MgZnO を堆積させる事により、元々 のチャネル電子濃度が減少し、分極により電流減少割合が大きくなったと考えられる。チャネル 電子濃度の減少は、Alドープ ZnO 層が直接 P(VDF-TrFE)膜に接触するときに界面に溜まってい た電子数が MgZnO 層を間に挿入することによって抑えられた可能性が考えられる。

1) R. Dahiya, G. Metta, M. Valle, A. Adami, and L. Lorenzelli: Appl. Phys. Lett. 95, 034105 (2009).



2) 岡山琢哉,松本周作,古川昭雄:「圧電高分子膜(P(VDF-TrFE))一体型 ZnO-FET の熱処理前後の評価」第66回応用物理学会 春季学術講演会,10a-PA3-7,2019年3月10日