SiO_2/SiC 界面電気特性の Ba 増速酸化温度依存性

Oxidation temperature dependence of electrical properties at SiO_2/SiC interface formed by Ba-enhanced oxidation

富士電機 [1]，阪大院工 [2]，筑波大 [3]　○辻 英徳 [1]，寺尾 豊 [1]，細井 卓治 [2]，張 旭芳 [3]，
矢野 裕司 [3]，志村 考功 [2]，渡部 平司 [2]

Fuji Electric [1], Osaka Univ. [2], U. Tsukuba [3] ○Hidenori Tsuji [1], Yutaka Terao [1], Takuji Hosoi [2],
Xufang Zhang [3], Hiroshi Yano [3], Takayoshi Shimura [2], Heiji Watanabe [2]

E-mail: tsuji-hidenori@fujielectric.com

SiC-MOSFET のチャネル移動度は材料物性から期待される値には程遠く、SiC/SiO_2 界面の特性改善が急務である。近年、Ba による SiC の増速酸化（MEO: Metal-Enhanced Oxidation）が報告され、900℃の Ba-MEO で形成した MOSFET が NO-POA 処理で作製したデバイス以上の高移動度を実現可能である事が示された[1]。更に、Ba-MEO による酸化膜成長が殆ど生じない 750℃の条件でも、界面準位密度の低減と電界効果移動度の向上が達成されており、Ba-MEO が NO-POA 処理以上に可動キャリア密度の増大に効果的であることがホール効果測定から明らかになっている[2]。そこで本研究では、Ba-MEO 温度の更なる最適化と界面特性の詳細な解析を行ったので報告する。

4H-SiC(0001)基板上に、分子線蒸着により Ba を 0.1 nm 堆積し、プラズマ CVD で膜厚 30nm の SiO_2 キャップ層を形成した後に O_2 雰囲気下 400℃~800℃で MEO を行った。その後、N_2 雰囲気下 950℃で 30 分間の POA 処理を行い、Al 電極を形成して MOS キャパシタを作製した。

MOS キャパシタの C-V 測定から求めた界面準位密度を Ba-MEO 処理温度に対してプロットした結果を図 1 に示す。MEO 界面は、Ba 挿入なし（w/o Ba）や NO-POA 処理試料と比較して界面準位密度が大幅に低下しており、600℃の低温 MEO 条件で最も低い界面準位密度が得られた。

更に界面近傍のトラップ密度（NIT: Near-Interface Trap [3]）を算出し、界面からの分布を各試料間で比較した結果を図 2 に示す。Ba-MEO 試料間で結果を比較すると、界面準位密度の低下に対応して 600℃の MEO 処理で NIT 密度も低減可能であることが明らかとなった。一方、NO-POA 試料で最も低い NIT 密度が得られたことから、SiO_2/SiC 界面の可動キャリア密度は NIT ではなく、界面準位密度との相関関係が強いことが分かった。



Fig.1 Interface trap densities of SiC MOS capacitors treated with various MEO temperatures.



Fig. 2 Near-Interface Trap density of SiC MOS capacitors treated with various conditions.

【謝辞】本研究は、総合科学技術・イノベーション会議の SIP（戦略的イノベーション創造プログラム）「次世代パワーエレクトロニクス」（管理法人：NEDO）によって実施された。

[1] D. J. Lichtenwalner *et al.*, Appl. Phys. Lett. **105**, 182104 (2014).
[2] E. Fujita *et al.*, AIP ADVANCES **8**, 085305 (2018).
[3] X. Zhang *et al.*, Jpn. J. Appl. Phys. **57**, 06KA04 (2018).

© 2019年 応用物理学会