## SiO<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub> 絶縁膜を有する 3C-SiC n-MOS キャパシタの 固定電荷と界面ダイポール解析

Charge analysis of SiO<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub> gate dielectric on (111) oriented 3C-SiC

## 九大総理エ<sup>1</sup>, 九大 GIC<sup>2</sup>, エア・ウォーター<sup>3</sup>

## <sup>0</sup>岡 龍誠<sup>1</sup>, 山本 圭介<sup>1</sup>, 王 冬<sup>1</sup>, 中島 寛<sup>2</sup>, 菱木 繁臣<sup>3</sup>, 川村 啓介<sup>2,3</sup>

IGSES Kyushu Univ.<sup>1</sup>, GIC Kyushu Univ.<sup>2</sup>, Air water<sup>3</sup>

°R. Oka<sup>1</sup>, K. Yamamoto<sup>1</sup>, D. Wang<sup>1</sup>, H. Nakashima<sup>2</sup>, S. Hishiki<sup>3</sup>, K. Kawamura<sup>2,3</sup>

1. はじめに 我々はSiO<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub>の積層構造を有する(111) 3C-SiC n-MOS キャパシタが良好な *C-V*特性・界面準位を有することを示した[1,2]。この MOS キャパシタのフラットバンド電圧( $V_{\rm fb}$ )はややマイナス寄りであったが[1,2]、MOSFET を適切な電圧で ON/OFF させるためには、 $V_{\rm fb}$ とも関連するしきい値電圧( $V_{\rm T}$ )の制御が重要である。積層構造のゲート絶縁膜に関しては、各絶縁膜に含まれる固定電荷( $Q_{\rm fix}$ )と、絶縁膜同士の界面に生じる界面ダイポール( $\delta_{\rm dipole}$ )が  $V_{\rm fb}$ を左右する。本研究では  $V_{\rm fb}$ ,  $V_{\rm T}$ 制御を見据えて、SiO<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub>/3C-SiC ゲートスタック中に含まれる  $Q_{\rm fix}$  と $\delta_{\rm dipole}$ を調査した。

2. 実験 積層構造のゲート絶縁膜を有する MOS キャパ シタの  $V_{fb}$ は Fig. 1 中の式(1)で表される。種々の EOT<sub>1</sub> および EOT<sub>2</sub>を有する MOS キャパシタを作製して、描 いた  $V_{fb}$ -EOT<sub>1</sub> および  $V_{fb}$ -EOT<sub>2</sub> プロットから  $Q_{fix1}$ ,  $Q_{fix2}$ ,  $\delta_{dipole}$ を算出した。試料は n-Si(111)上に 3C-SiC(111)( $N_{D}$ ~10<sup>16</sup> cm<sup>-3</sup>)をエピタキシャル成長した基 板を化学洗浄後、300°C で ALD-Al<sub>2</sub>O<sub>3</sub>を、次いで SiO<sub>2</sub> を施したのち、ゲート電極およびバックコンタクトとし て Al を真空蒸着・パターニングして作製した[1,2]。



Fig. 1 Sample cross-section and  $V_{\rm FB}$  equation.

3. 結果・考察 Figure 2(a), 2(b)に SiO<sub>2</sub> 膜厚(EOT<sub>1</sub>)を固定(5.2 nm)し、Al<sub>2</sub>O<sub>3</sub> 膜厚を変化させた際の 3C-SiC MOS キャパシタの C-V 特性および  $V_{\rm fb}$ -EOT<sub>2</sub> プロット示す。 $V_{\rm fb}$ -EOT<sub>2</sub> の傾きから、Al<sub>2</sub>O<sub>3</sub> には-2.77×10<sup>11</sup>cm<sup>-2</sup>の固定電荷が含まれることが分かった。同様に、Fig. 2(c), 2(d)に示した Al<sub>2</sub>O<sub>3</sub> 膜厚(EOT<sub>2</sub>)を固定(3.0 nm)した際の結果から、SiO<sub>2</sub>には-5.96×10<sup>11</sup> cm<sup>-2</sup>の固定電荷が含まれており、 これらの結果および Al・SiC の仕事関数(それぞれ 4.08, 4.21 eV)を用いて算出された  $\delta_{\rm dipole}$ は、-0.99 eV であった。全体の結果を Fig. 3 に模式的に示す。この  $\delta_{\rm dipole}$  の値は MOS の界面ダイポールとし ては比較的強い値であり、本ゲートスタックをデバイスに応用する際、この点を十分に考慮した 材料・プロセスを設計する必要がある。

参考文献 [1] 山本他, 2019 年秋応用物理学会講演予稿集. [2] K. Yamamoto et al., SSDM2018, p. 871.



Fig. 2 (a) C-V characteristics and (b)  $V_{\text{fb}}$ -EOT<sub>2</sub> plot for various Al<sub>2</sub>O<sub>3</sub> thickness, and (c) C-V characteristics and (d)  $V_{\text{fb}}$ -EOT<sub>1</sub> plot for various SiO<sub>2</sub> thickness.