## NO 窒化後の CO2 熱処理による SiC MOSFET の閾値電圧安定性向上

Improved Vth stability of SiC MOSFET by post-nitridation CO<sub>2</sub> annealing

1 阪大工, 2 京大工 ○細井 卓治 1, 大迫 桃恵 1, 伊藤 滉二 2, 志村 考功 1, 木本 恒暢 2, 渡部 平司 1

<sup>1</sup>Osaka Univ., <sup>2</sup>Kyoto Univ. <sup>°</sup>Takuji Hosoi<sup>1</sup>, Momoe Ohsako<sup>1</sup>, Koji Ito<sup>2</sup>, Takayoshi Shimura<sup>1</sup>, Tsunenobu Kimoto<sup>2</sup>, Heiji Watanabe<sup>1</sup>

E-mail: hosoi@mls.eng.osaka-u.ac.jp

【はじめに】熱酸化 SiO<sub>2</sub>/SiC 界面特性改善のために NO 熱処理による界面窒化が広く行われているが、 電界効果移動度は向上する反面、正孔注入耐性の低下が指摘されている[1]。我々は、NO 窒化初期に は SiO<sub>2</sub>/SiC 界面の SiC 側に優先的に N 原子が導入され、窒化の進行とともにと SiO<sub>2</sub> 側にも N 原子が 分布することを報告している[2]。SiN 膜が電荷トラップを多く含むことを考えると、SiO<sub>2</sub> 側に分布す る N 原子を選択的に除去できれば電荷注入耐性が向上すると期待されるが、酸素雰囲気中での熱処理 だと一般的な熱酸化と同じであるため、SiO<sub>2</sub>/SiC 界面の N 量が減少することによる移動度低下が懸念 される。前回我々は、1400°C 以下の温度での CO<sub>2</sub> 熱処理が SiO<sub>2</sub> 増膜を起こすことなく、SiC MOS デ バイスのヒステリシス低減、界面特性向上に有効であることを報告した[3]。そこで本研究では、NO 窒化後の CO<sub>2</sub> 雰囲気中熱処理について検討した。

【実験および結果】 4H-SiC(0001)基板上に、熱酸化と NO 窒化処理(1250°C)で約 40 nm の SiO<sub>2</sub> 膜を 形成した後、1200~1400°C の CO<sub>2</sub> 雰囲気中で 30 分間の熱処理を施し、nMOSFET を作製した。図 1 に 作製した MOSFET の電界効果移動度を示す。NO 処理のみのピーク移動度が 31 cm<sup>2</sup>/Vs であるのに対し て、高温の CO<sub>2</sub>熱処理では移動度が低下しているが、その低下量は 1200°C で約 1 割、1300°C で約 2 割と比較的軽微であることがわかる。次に、これらの nMOSFET に対してゲート電圧±15 V、150°C の 正/負バイアス温度ストレスを印加し、閾値電圧(V<sub>h</sub>)シフトを評価した。ゲート正バイアスの場合、

電子注入による正方向 V<sub>th</sub>シフトが見られ、NO 処理のみの試料が 1000 秒間で約1V のシフトを示したのに対して、1200~1300℃のCO<sub>2</sub>熱処理を施した試料ではV<sub>th</sub>変動が抑制されることがわかる(図2(a))。

ただし、1400℃の CO<sub>2</sub>熱処理ではシフト量が増大しており、また移動度も約半分まで低下していることから、CO<sub>2</sub> 雰囲気であっても界面酸化が起こったことが示唆される。ゲート負バイアスの場合、正 孔注入に起因する負方向 V<sub>th</sub>シフトが見られたが、それも CO<sub>2</sub>熱処理によって抑制されており、1300℃ の熱処理が最も効果的であった(図 2(b))。以上の結果より、移動度は僅かに劣化するものの、大幅に V<sub>th</sub>安定性を向上することのできる 1300℃の CO<sub>2</sub>熱処理は有効な信頼性改善手法であると言える。

【謝辞】本研究の一部は、総合科学技術・イノベーション会議の SIP(戦略的イノベーション創造プロ グラム)「次世代パワーエレクトロニクス」(管理法人:NEDO)によって実施された。

【参考文献】 [1] Y. Katsu *et al.*, Mater. Sci. Forum **858**, 599 (2016). [2] K. Moges *et al.*, Appl. Phys. Express **11**, 101303 (2018). [3] 細井他、第 66 回応用物理学会春季学術講演会 10a-70A-7 (2019).



Fig. 1 Field-effect mobilities of 4H-SiC(0001) nMOSFETs with post-nitridation CO<sub>2</sub> annealing at various temperatures.



Fig. 2 Threshold voltage shift of the fabricated 4H-SiC(0001) nMOSFET under (a) positive and (b) negative bias temperature stresses. Constant voltage stresses of  $V_g=\pm 15$  V were applied at 150°C. Post-nitridation CO<sub>2</sub> annealing is effective in improving the V<sub>th</sub> stability.