

六角形トレンチ構造を有する(111)縦型 2DHG ダイヤモンド MOSFET (111) Vertical-type 2DHG Diamond MOSFETs with Hexagonal Trench Structures

早大理工¹, 早大材研²

○(B)新倉 直弥¹, 西村 隼¹, 岩瀧 雅幸¹, 大井 信敬¹, 森下 葵¹

平岩 篤¹, 川原田 洋^{1,2}

Waseda Univ.¹, Kagami Memorial Research Inst. for Materials Science and Tech.²

○Naoya Niikura¹, Jun Nishimura¹, Masayuki Iwataki¹, Nobutaka Oi¹, Aoi Morishita¹

Atsushi Hiraiwa¹, Hiroshi Kwarada^{1,2}

E-mail: n.niikura@akane.waseda.jp

縦型デバイスは、横型デバイスに比べ集積化に優れ、高耐圧化及び低オン抵抗化の両立が可能である。そのため縦型デバイスの開発はパワーエレクトロニクス発展に必要不可欠である。我々は C-H 終端構造及び高温 ALD-Al₂O₃ により誘起される 2 次元正孔ガス(2DHG)を用いた(001)縦型 2DHG ダイヤモンド MOSFET^[1]を作製し、低オン抵抗(4.8 mΩ cm²)^[2]、大ドレイン電流 1.6 A (@W_G:20 μm)^[3]動作を報告してきた。一方、更なるドレイン電流の増加及び低オン抵抗化に向け、(001)面と比較し、高いキャリア密度と低いシート抵抗を形成する^[4](111)ダイヤモンドを用いた縦型 MOSFET の開発が必要である。本研究では、ダイヤモンドで初となる高集積化が可能な六角形トレンチ構造を持つ(111)縦型 2DHG ダイヤモンド MOSFET の作製に成功し、従来の(001)面を用いた縦型デバイス^[1]に比べ、約 3 倍となるドレイン電流の向上を確認した。

図 1 に今回作製したデバイスの断面図を示す。高濃度ボロンドープ p⁺(111)基板に縦方向のリーク電流抑制のための窒素ドープ層(〜1×10¹⁹ cm⁻³)を合計 1.5 μm 成膜した。また、すべてのデバイスにてゲート長(L_G)を 3 μm に固定し、ソース電極にオーバーラップゲート構造(L_{overlap})を 3 μm 形成した。図 2 (a)にトレンチ 1 辺の長さ(W_T)が 16 μm のデバイス光学顕微鏡写真、(b)に六角形トレンチの SEM 像を示す。図 2 において赤色部がソース、白色部がゲートを表す。六角形トレンチは反応性イオンエッチングにより形成し、W_T は 10~20 μm、深さは 3 μm、ゲート幅(W_G)はトレンチの外周で定義し、W_G=6W_Tとした。

図 3 では W_T: 12 μm のデバイスの I_{DS}-V_{DS} 特性を示す。ゲート幅で規格化した最大ドレイン電流密度(I_{DS})は -680 mA/mm@V_{DS}=50 V となり、同 V_{DS} で比較した(001)縦型ダイヤモンド MOSFET の最大ドレイン電流密度^[3]の約 3 倍となり大幅な電流値の増加に成功した。このドレイン電流密度の向上は、ドリフト領域となるトレンチ側壁を{100}面からシート抵抗の低い{110}or{211}面に変更したためである。また、図 2 のソース電極内の六角形の面積で規格化した最大ドレイン電流密度は I_{DS}: -5400 A/cm²、オン抵抗は 9.2 mΩ cm²であった。オン抵抗は W_T の微細化、側壁ゲート構造により、一桁は減少することが期待される。以上の結果より、六角形トレンチ構造を持つ(111)縦型 2DHG ダイヤモンド MOSFET の動作を初めて確認し、2DHG キャリア密度増加によるデバイス特性の向上を確認した。デバイスの微細化及びドリフト領域の最適化により更なる低オン抵抗化及び大電流動作が期待され、最密セル構造を有する高出力六角形集積デバイスの開発が示唆される。

[謝辞]本研究は、科研費基盤研究(S)(No.26220903)の助成により実施され、学際・国際的高度人材育成ライフイノベーションマテリアル創製共同研究プロジェクト(文科省)及び文部科学省ナノテクノロジープラットフォーム事業(NIMS 微細加工プラットフォーム)の支援を得た。

[1] N. Oi, H. Kwarada et al., Sci.Rep. 8, 10.1038 (2018)

[2] 西村, 川原田他 第 79 回応用物理学会秋季学術講演会予稿集, 21p-232-11

[3] 西村, 川原田他 第 66 回応用物理学会春季学術講演会予稿集, 11p-M113-3

[4] H. Kwarada, et al., Jpn. J. Appl. Phys. 51, 090111/1-6 (2012)




図 1 デバイス断面図




図 2 (a)デバイス光学顕微鏡写真
(b)六角形トレンチ SEM 像




図 3 I_{DS}-V_{DS} 特性