## Pt/Al<sub>2</sub>O<sub>3</sub>/β-Ga<sub>2</sub>O<sub>3</sub> MOS キャパシタの熱処理温度による電気特性の変化

## Change of the electrical properties as a function of annealing temperarure for Pt/Al<sub>2</sub>O<sub>3</sub>/β-Ga<sub>2</sub>O<sub>3</sub> MOS capacitors

芝浦工大<sup>1</sup>,物材機構<sup>2</sup>,阪大<sup>3</sup>,<sup>O</sup>廣瀬雅史<sup>1,2</sup>,生田目俊秀<sup>2</sup>,

前田瑛里香<sup>1,2</sup>,大井暁彦<sup>2</sup>,池田直樹<sup>2</sup>,色川芳宏<sup>2</sup>,岩井秀夫<sup>2</sup>,安福秀幸<sup>2</sup>,川田哲<sup>2</sup>,

高橋誠<sup>3</sup>, 伊藤和博<sup>3</sup>, 小出康夫<sup>2</sup>, 清野肇<sup>1</sup>

<sup>1</sup> SIT, <sup>2</sup>NIMS, <sup>3</sup> Joining and Welding Research Institute, Osaka University

°Masafumi Hirose<sup>1, 2</sup>, Toshihide Nabatame<sup>2</sup>, Erika Maeda<sup>1, 2</sup>, Akihiko Ohi<sup>2</sup>, Naoki Ikeda<sup>2</sup>, Yoshihiro

Irokowa<sup>2</sup>, Hideo Iwai<sup>2</sup>, Hideyuki Yasufuku<sup>2</sup>, Satoshi Kawada<sup>2</sup>, Makoto Takahashi<sup>3</sup>,

Kazuhiro Ito<sup>3</sup>, Yasuo Koide<sup>2</sup>, and Hajime Kiyono<sup>1</sup>

## E-mail: mc19017@shibaura-it.ac.jp

β-Ga<sub>2</sub>O<sub>3</sub>は大きなバンドギャップ(4.9 eV)を持ち、絶縁破壊電界も高く、GaN などと同様 緒言: に次世代パワーデバイスの材料として大きく期待されている。β-Ga<sub>2</sub>O<sub>3</sub>デバイスのゲート絶縁膜 の候補材料としては、HfO2及びAl2O3が盛んに研究されている<sup>[1,2]</sup>。絶縁膜/β-Ga2O3界面の電気 的な欠陥を改善のために、ゲート絶縁膜を成膜後に熱処理(post-deposition annealing: PDA)する方 法が検討されているが、熱処理温度と電気特性の関係を系統的には調べられてはいなかった。 本研究では、Pt/Al<sub>2</sub>O<sub>3</sub>/β-Ga<sub>2</sub>O<sub>3</sub> MOS キャパシタの PDA 温度に対する電気特性及び物性を評価 して、 $Al_2O_3$ 膜の結晶性及び $Al_2O_3/\beta$ - $Ga_2O_3$ 界面と電気特性の関連について議論した。 Pt/Al<sub>2</sub>O<sub>3</sub>/β-Ga<sub>2</sub>O<sub>3</sub> MOS キャパシタを以下の手順で作製した。先ず、n<sup>+</sup>-β-Ga<sub>2</sub>O<sub>3</sub> / n-β-実験方法: Ga<sub>2</sub>O<sub>3</sub> エピ(N<sub>d</sub>=1-9×10<sup>18</sup>/1-2×10<sup>16</sup> cm<sup>-3</sup>)基板を SPM 溶液 (H<sub>2</sub>SO<sub>4</sub>: H<sub>2</sub>O<sub>2</sub>=1:1)で洗浄した。約 30 nm 膜厚の Al<sub>2</sub>O<sub>3</sub> ゲート絶縁膜は、Al(CH<sub>3</sub>)<sub>3</sub> 及び H<sub>2</sub>O を用いた ALD 法(T<sub>g</sub> = 300 °C)で作製した。続 いて、PDA は、N2, 300-900 ℃ 間で 100 ℃ 刻みで変化させて実行した。最後に Pt 電極及び Ti/Pt オーミック電極を形成して、MOS キャパシタを作製した。全ての MOS キャパシタの C-V 測定 は、周波数を1M-1kHzで、空乏領域から蓄積領域を順方向として電圧を往復掃引した。 結果: Fig. 1 に、Pt/Al<sub>2</sub>O<sub>3</sub>/β-Ga<sub>2</sub>O<sub>3</sub> MOS キャパシタのフラットバンド電圧(V<sub>b</sub>)と PDA 温度の関 係を示す。PDA300 ℃ のキャパシタの V<sub>fb</sub> 値(0.9 V)は理想 V<sub>fb</sub> 値(1.09 V)に最も近い値を示した。 また、400-600 °C では負の V<sub>fb</sub>シフトが認められたのに対し、700-900 °C では正の V<sub>fb</sub>シフトが認 められた。これは 400-600 ℃ 及び 700-900 ℃ の領域で各々、正及び負の固定電荷が生成している 事を示している。これまで、我々は Al₂O₃/GaN キャパシタにおいて、400-600 ℃ で熱処理により Al<sub>2</sub>O<sub>3</sub>/GaN 界面で正の固定電荷が生成する事を報告しており<sup>[3]</sup>、Al<sub>2</sub>O<sub>3</sub>/β-Ga<sub>2</sub>O<sub>3</sub>においても同様に、 Al<sub>2</sub>O<sub>3</sub>膜に起因した正の固定電荷が生成したと考えられる。また、Al<sub>2</sub>O<sub>3</sub>膜への Ga 拡散は 700 ℃ から始まることを TOF-SIMS 分析より分かった。これより、700 ℃ 以上の負の固定電荷は、この β-Ga<sub>2</sub>O<sub>3</sub> 基板表面での Ga<sub>2</sub>O<sub>3</sub>の分解が関係していると考えられる。Fig. 2 に、コンダクタンス法よ り求められた全てのキャパシタの界面準位密度(D<sub>it</sub>)を示す。キャパシタは大きく二つのグループ へ大別された。E<sub>c</sub>-E = 0.24 eV で D<sub>it</sub>を比較したところ、700 ℃ 以上の D<sub>it</sub> 値は、600 ℃ 以下に比べ て約3倍大きな値となった。これより、700 °C 以上の PDA 処理は、Al<sub>2</sub>O<sub>3</sub>/β-Ga<sub>2</sub>O<sub>3</sub>界面で電気的

な欠陥を生成する事が分かった。 本研究は文部科学省「省エネルギー社会の実現に資する次世代半導体研究開発」の委託 謝辞: を受けて行われました。また研究の一部は大阪大学接合科学研究所のご協力を賜りました。





**Fig.1** V<sub>fb</sub> behavior as function of PDA temperature.

**Fig.2** D<sub>it</sub> energy distributions for all Pt/Al<sub>2</sub>O<sub>3</sub>/ $\beta$ -Ga<sub>2</sub>O<sub>3</sub> capacitors.

[1] T. Kamimura et al., Jpn. J. Appl. Phys. 55, 1202B5 (2016). [2] K. Sasaki et al., Appl. Phys. Express 10, 124201 (2017). [3] K. Yuge et al., Semicond. Sci. Technol. 34, 034001 (2019).