

CMOS オペアンプと導波路・光検出器のハイブリッド集積

Hybrid Integration of CMOS Operational Amplifier, Waveguide and Photodetector

広島大学ナノデバイス・バイオ融合科学研究所¹, 大学院先端物質科学研究科²

○漆間太一^{1,2}, 田部井哲夫¹, 雨宮嘉照¹, 佐藤且¹, 山田真司¹, 岡田和志¹, 横山新^{1,2}

Res. Int. for Nanodevice and Bio Systems, Hiroshima Univ.¹,

○T. Uruma¹, T. Tabei¹, Y. Amemiya¹, T. Sato¹, S. Yamada¹, K. Okada¹, S. Yokoyama¹

Email : uruma-taichi@hiroshima-u.ac.jp

1. 研究目的

Optoelectronic integrated circuit (OEIC)は光ニューラルネットや光バイオセンサーなどへ応用できることから注目されている。[1-3]光配線は、波長分割多重(WDM)による大規模な信号分岐のメリットがある。本研究では、エバネッセント光を用いた光導波路とフォトダイオードの新しい集積化技術を提案し、光信号を同一 Si 基板内の CMOS 演算増幅器で増幅することを目指す。

2. デバイス作製と測定

Si 基板上に光導波路とフォトディテクターを集積化した受光素子 (図 1) と、光電流増幅用の CMOS オペアンプ (図 3) を本研究のクリーンルームにおいて作製した。[4,5] 図 2 に光分布強度のシミュレーション結果図と光電流の実測値を示す。SiN 導波路は幅 10 μm 、結合長 20 μm 、フォトディテクターの面積は 320 μm^2 に設計した。CMOS は最小加工サイズ 5 μm で Al ゲートを用いた。導波路端面に波長 513nm のレーザ光を照射したときに得られる電気信号を CMOS オペアンプを使って増幅した。

3. 結果・考察

受光素子と CMOS オペアンプの反転接続図を図 4(a)に、光入力パワーと出力電圧の関係を図 4(b) に示す。V_{DD}=+4V, V_{SS}=-4V, 図 3(a)のバイアス電流 2I=10 μA に設定した。光入力 660nW、15 μW 、40 μW の時の受光素子の光誘起電流は 79nA、2.5 μA 、12 μA で、CMOS アンプの出力電圧変化量はそれぞれ 0.09V、2.2V、6.6V と実用的な値が得られた。

参考文献

- [1]T. Sakamoto *et al.*, Ext. Abst. Int. Conf. Solid State Devices and Materials (SSDM2017), D-3 (2017).
- [2]W. Burr, Ext. ibid(SSDM2016), PL-2-01(2016).
- [3]T. Taniguchi *et al.*, Jpn. J. Appl. Phys. **55**, 04EM04 (2016).
- [4]M. Steyaert *et al.* IEEE J. Solid-State Circuits, **22**, 1204 (1987).
- [5]T. Uruma *et al.* Ext. Abst. of Int. Workshop on Nanodevice Technologies 2018, Hiroshima, Japan, P-2.




図 1. 受光素子の(a)平面図と(b)顕微鏡写真




図 2. (a)導波路とフォトダイオードの光分布強度のシミュレーション結果および(b)光電流と結合長の関係




図 3. (a)CMOS オペアンプの回路および(b)顕微鏡写真




図 4. (a)光信号測定回路および(b)入力光強度とオペアンプ出力との関係