

Multichip-to-Wafer 三次元集積化基盤技術の開発 (3)

—異種機能集積化に向けたマイクロバンプ接合技術—

Technology Platform Development of Multichip-to-Wafer 3D Integration (3)

- Microbump Bonding Technology for Heterogeneous Integration -

○三輪 侑紀¹、李 晟豪²、梁 芮³、木野 久志⁴、福島 誉史²、田中 徹^{2,3}

(1. 東北大工、2. 東北大院工、3. 東北大院医工、4. 東北大学際研)

○Yuki Miwa¹, Sungho Lee², Rui Liang³, Hisashi Kino⁴, Takafumi Fukushima², and Tetsu Tanaka^{2,3}

(School of Engineering¹, Graduate School of Engineering²,

Graduate School of Biomedical Engineering³, FRIS⁴, Tohoku Univ.)

E-mail: link@lbc.mech.tohoku.ac.jp

1. 背景

LSIの三次元集積化は、トランジスタの微細化に依らず、異種技術融合によってLSIを高性能化する More than Moore 技術のひとつとして活発に研究開発が進められている。三次元集積化の手法としていくつかの方法が提案されている。Chip-to-Chip プロセスでは、チップ毎に三次元集積化プロセスを施すため生産性が低くなる。また、Wafer-to-Wafer プロセスは、ウェハレベルでプロセスを行うため生産性は高いが、積層数を増やす毎に歩留まりが低下するという問題がある。一方、Multichip-to-Wafer プロセスは、良品チップ(Known Good Die: KGD)を選択的に支持ウェハに貼り合わせ、ウェハレベルでプロセスを行うことで、高い生産性と高い歩留まりを両立させることが可能である[1]。特に図1示す Multichip-to-Wafer プロセスを用いた異種機能集積に高い関心が寄せられている。各機能チップのKGDにウェハレベルでプロセスを施し、最後に主となる基板に順次バンプ接合を行う。しかしながら、同一ウェハに複数回の接合を行う場合、接合に関与しないバンプも融点以上に晒されるために表面が酸化し、接合不良や電気特性の低下などの問題が発生する。また、金属間化合物(Intermetallic Compound: IMC)の形成が進み、融点の上昇なども留意しなければならない。

我々はバンプ表面の酸化等を抑制するために低温で各機能チップを連続的に仮接合した後に、ウェハレベルで一括接合する手法を提案している。本研究ではCu/Sn マイクロバンプを作製し、低温の仮接合と高温の本接合を組み合わせた接合と、仮接合を用いない一般的な接合を比較し、両者の電気特性等を評価した。




Fig. 1. Multichip-to-Wafer 3D integration process.

2. Cu/Sn マイクロバンプの作製

はじめに、Si ウェハ上に酸化膜を堆積した。次に、スパッタにより Ti、Al、Ti を堆積後、ウェットエッチングにより配線を形成した。次に、保護膜として酸化膜を堆積し、ドライエッチングによりコンタクトホールを形成した。その後、Ti および Cu をバリア層およびシード層として堆積し、電解めっきにより厚さ 3 μm の Cu と厚さ 3 μm の Sn を堆積し Cu/Sn マイクロバンプを形成した。バンプの設計サイズおよびピッチはそれぞれ 20 μm 角と 40 μm である。最後に、バリア層とシード層をウェットエッチングにより除去し、チップ形状にダイシングした。

3. バンプ接合実験と結果

接合はバンプ表面の酸化を抑制するために基板側を低温に維持し、チップ側を融点以上の高温に設定したフリップチップボンダによる仮接合を行った後、ウェハボンダにより Sn の融点以上の温度を用いて熱圧着することで本接合を行った。仮接合時のチップ側の温度は 250 °C、基板側の温度は 100 °C、接合圧力は 30 MPa であり、ウェハボンダによる本接合では試料温度は 250 °C、接合圧力は 30 MPa であった。仮接合時の接合界面の温度は 135 °C であり、一般的なバンプ接合の温度と比較し十分に低温である。比較のために基板側およびチップ側の両方を Sn の融点以上の温度である 250 °C に設定し、フリップチップボンダのみで本接合を実施した。図2にフリップチップボンダのみによって接合したマイクロバンプの SEM 写真を示す。

これらの条件で接合を行ったサンプルの電気抵抗を測定した。低温の仮接合と高温のウェハボンダによる本接合を併用して得られたバンプの抵抗値は、フリップチップボンダのみによる一般的な接合で得られたバンプの抵抗値との間に有意な差は見られなかった。したがって、本提案手法はバンプ表面の酸化を抑制しながらも、一般的な接合方法と同等の電気特性を得ることができると考えられる。




Fig. 2. Cross-section SEM image of Cu/Sn microbumps.

4. まとめ

低温でチップを仮接合した後に高温で一括して本接合する Multichip-to-Wafer プロセスを想定した三次元異種機能集積化に向けた新たなバンプ接合手法を提案した。試作した Cu/Sn マイクロバンプを用いて一般的な Chip-to-Chip 接合の特性と比較したところ、提案手法と同等のバンプ抵抗を得ることができていることが分かった。今後は、多数チップの一括接合の歩留り、リフローやプレアンダーフィル剤の有無、IMC の解析、Sn の拡散防止層の効果などを評価する。

謝辞

本研究は JSPS 科研費 JP18H04159 の助成を受けたものである。

参考文献

[1] T. Fukushima et al., *IEDM Tech. Dig.*, pp.985–988, 2007