IV 族半導体薄膜の固相成長:多結晶でも高移動度

Solid-phase crystallization of Group IV semiconductor thin films: High mobility even in polycrystalline

○都甲薫 ^{1,2},茂藤健太 ¹,今城利文 ¹,高原大地 ¹,斎藤聖也 ¹,吉峯遼太 ¹,末益崇 ¹

(1.筑波大院 数理物質, 2.JST さきがけ)

^oK. Toko^{1,2}, K. Moto¹, T. Imajo¹, D. Takahara¹, M. Saitoh¹, R. Yoshimine¹, and T. Suemasu¹

(1. Univ. of Tsukuba, 2. JST-PRESTO)

E-mail: toko@bk.tsukuba.ac.jp

絶縁体上に高機能な半導体薄膜を低温合成する技術は、Si-LSI やフラットパネルディスプレイに優 れたデバイスを混載する鍵となる。IV 族半導体である Ge は Si と親和性が高いことに加え、Si よりも高い キャリア移動度および低い結晶化温度を有する。近年、バルク Ge-MOSFET の電界効果移動度は Si-MOSFET を大幅に凌駕した[1]。一方、狭バンドギャップに由来するリーク電流を抑えるには、薄膜構 造が望ましい。これらの理由から、Ge の薄膜合成のニーズは極めて高い。しかし現状、絶縁体上に低温 合成された多結晶 Ge 薄膜から成る MOSFET の性能は、Ge 膜自体の結晶性によって制限されている。 Ge デバイスの実応用には、絶縁体上 Ge 薄膜の形成技術の革新が必須である。

一般に多結晶 Ge 薄膜は、結晶中のアクセプタ欠陥によって高い正孔密度を有し、また移動度は粒

界散乱により制限される[2]。我々は Ge の固相成長(≤ 500°C)において、前駆体となる非晶質 Ge 膜の密度を 堆積時の基板加熱により制御することで、多結晶 Ge 薄 膜の劇的な大粒径化および粒界障壁の低減が可能と なることを見出した[3]。本知見をベースとし、Ge 薄膜の 正孔移動度を継続的に更新してきた[4,5](Fig. 1)。極 めて簡便な方法で形成した多結晶薄膜でありながら、 単結晶 Si ウェハを上回る正孔移動度が得られる点は 魅力である。さらに本手法を IV 族混晶半導体(SiGe、 GeSn)に拡張し、その有効性を実証した[6,7]。本研究 で確立した固相成長の物理は、他材料へも普遍的に 適用できる可能性があり、現在 III-V 族化合物半導体



Fig. 1. Comparison of the hole mobility and hole concentration of Ge(Sn) films on insulators. The reference number or growth method are shown near each symbol. The abbreviation SPC means solid-phase crystallization, MIC metal-induced crystallization, FLA flash lamp annealing, and Epi epitaxial growth from a Si-on-insulator substrate. (See [5] for details.)

講演では、Ge 薄膜の固相成長における前駆体の密度変調効果について議論すると共に、SiGeSn 混晶の組成比が成長特性・電気的特性に与える影響を包括的に述べる。同会期中には、本Ge薄膜をベ ースに試作した TFT の特性、および n 型伝導に制御した例も報告する[8]。

[1] A. Toriumi and T. Nishimura, JJAP 57, 010101 (2018). [2] K. Toko et al., SSE 53, 1159 (2009).

- [3] K. Toko et al., Sci. Rep. 7, 16981 (2017).
- [5] T. Imajo et al., APEX 12, 015508 (2019).
- [7] K. Moto et al., Sci. Rep. 8, 14832 (2018).
- [4] R. Yoshimine et al., APEX 11, 031302 (2018).
- [6] D. Takahara et al., JALCOM 766, 417 (2018).
- [8] 今城他;斎藤他 2019 年春応物.