断熱型量子磁束パラメトロン回路を用いた 32-word by 1-bit レジスタファイルの設計と評価

Design and Evaluation of a 32-word by 1-bit Resister File Using Adiabatic Quantum Flux Parametron Logic

横国大院理工 [1], 横国大 IAS[2], JST さきがけ [3]
○(M1)田村 智大 [1], 竹内 尚輝 [2,3], Christopher Ayala[2], 山梨 裕希 [1,2], 吉川 信行 [1,2]
Dept. of Electrical and Computer Eng., Yokohama Natl. Univ. [1],
IAS, Yokohama Natl. Univ.[2], JST-PRESTO[3]
○Tomohiro Tamura[1], Naoki Takeuchi[2,3], Christopher Ayala[2], Yuki Yamanashi[1,2],
Nobuyuki Yoshikawa[1,2]
E-mail: tamura-tomohiro-sz@ynu.jp

現在の情報化社会において主に用いられている CMOS 回路は、消費電力の増大や微細加工技術の限界といった問題から、性能の限界が近づいている。そこで我々は、半導体に代わる新たなデバイスとして、超伝導集積回路技術に基づく断熱型量子磁束パラメトロン (AQFP: Adiabatic Quantum Flux Parametron) 回路の研究を行っている。AQFP 回路は CMOS 回路より消費電力が 5-6 桁ほど少なく、低消費電力性に優れる[1]。

我々は AQFP 回路を用いた超低消費電力の MPU の実現に向けて、レジスタファイルの開発を進めている。レジスタファイルは MPU において、演算に必要なデータを一時的に保持する役割を持つ。これまで帰還型の D ラッチを用いた 16-word by 1-bit レジスタファイルが設計されている[2]。先行研究において、16-word by 1-bit レジスタファイルを従来の回路の半分の面積で実現した[3]。

本研究では、従来よりも大規模のレジスタファイルの実現を目的としている。先行研究で設計された最大のレジスタファイルは 16-word by 4-bit レジスタファイルである。そこで、32-word by 4-bit レジスタファイルの実現に向けて、32-word by 1-bit レジスタファイルの設計と評価を行った。

32-word by 1-bit レジスタファイルのレイアウトを Fig. 1 に示す。この回路の接合数と面積は、それぞれ 4444 JJs, 4.2 x 3.2 mm^2 である。したがって、32-word のレジスタファイルは従来の設計に用いていた 7 mm 角のチップ内に設計することができる。詳細については発表で報告する。



Fig. 1 Layout of a 32-word by 1-bit register file

謝辞

本研究に使用された回路は、10 kA/cm^2 Nb high-speed standard process (HSTP) を用いて作製された。本研究は JSPS 科研費基盤研究 (S) (26220904) の助成を受けたものである。

参考文献

[1] N. Takeuchi et al., IEEE Trans. Appl. Supercond., vol. 23, No. 3, 1700304, 2013.
[2] N. Tsuji et al., IEEE Trans. Appl. Supercond., vol. 27, No. 4, pp. 1–4, 2017.
[3] 田村他, 金属・セラミックス 超電導機器合同研究会, 2018 年 12 月

© 2019年 応用物理学会