横型 Si ナノワイヤ熱電変換デバイスにおける SiO₂絶縁膜/Si 基板の最適厚さ設計

Optimization of SiO₂ Insulating Layer and Si-substrate Thickness

in Planar Si-nanowire Thermoelectric Generator

早大理工¹、産総研²、 [°]富田 基裕¹、松川 貴²、松木 武雄^{1,2}、渡邊 孝信¹

Waseda Univ.¹, AIST², ^oM. Tomita¹, T. Matsukawa², T. Matsuki^{1,2}, and T. Watanabe¹

E-mail: tomita_motohiro@watanabe.nano.waseda.ac.jp

【はじめに】環境中の熱エネルギーを利用する エナジー・ハーベスティング技術として、CMOS 技術と親和性が高い Si ナノワイヤ(NW)を用い た熱電発電素子の開発が進められている。我々 はこれまで、SOI ウェハ上に SiNW を空中架橋 せず直接置いた熱電発電デバイスを考案し、 SiNW が短くなるほど高い発電密度が得られる ことを示した。また、Si 基板の薄層化により発 電性能がさらに向上することを実証した[1]。こ れは、基板部分を薄くし熱抵抗を低減させたこ とで、SiNW 両端にかかる温度差を大きくでき たためと考えられる。また、我々は SiNW と Si 基板を絶縁する SiO,層にも最適な膜厚があり、 SiNW に大きな温度差を維持するためには数百 nm の SiO₂層が必要であることを報告した[2]。 最適な SiO₂層膜厚は Si 基板の膜厚によって変 動することまでは判明していたが、背後にある 法則までは明らかになっていない。本研究では FEM シミュレーションで、発電密度を最大にす る最適な SiO2 層膜厚がどのようにして決まる か調査した。

【計算モデル】Fig. 1にシミュレーションに用い たモデルを示す。Si基板の上にSiO₂絶縁層があ り、その上にSiNWがある。SiNWの厚さは50nm、 幅は65nm、長さは250nm、ドーパント濃度は1.0 x 10¹⁹ cm⁻³、ゼーベック係数は±200 μ V/Kとした。 SiNWの両端は厚さ400 nmの電極に接続されて いる。一方の電極の上に200 nmのAIN熱伝導層 があり、その上に上面の温度を300Kに固定した AINヒーターがある。また、Si基板の下に下面 を295Kに固定した金属ステージがある。ヒータ ーとステージの温度差(T_{source})は5Kである。 SiNW上方の空間は完全真空である。本研究で はSi基板の厚さ(t_{sub})とSiO₂絶縁層の厚さ(t_{SiO2})を 変化させた。

【結果】FEMシミュレーションの結果、SiNW とSiO₂絶縁層の内部に比較的大きな温度差が 生じることが判明した。温度勾配の大きな部分 に熱抵抗素子を配置して得られた等価熱回路 モデルをFig. 1の構造図に赤線で重ねて示した。 Si基板内部では水平方向にほとんど温度差がな く、Si基板部分は垂直方向成分の熱抵抗素子一 つにまとめている。以下、この等価回路モデル を前提にして議論する。

熱電発電デバイスの発電密度は t_{SiO2} と t_{sub} に依存して変化する(Fig.2)。発電密度と t_{SiO2} の関係には極大値があり、最適な t_{SiO2} は基板厚さによって変化する。今回のシミュレーションで、 t_{sub} が厚くなるほど、最適な t_{SiO2} も厚くなる傾向があることがわかった。

発電密度はSiNW両端の温度差 ΔT_{NW} の2乗に 比例し、温度差は $\Delta T_{NW} = J_{NW}\theta_{NW}$ で与えられる。 ここで J_{AW} はSiNWを通過する熱流であり、 θ_{NW} はSiNW部の熱抵抗である。この J_{NW} は、ヒータ ーから流入する全熱流 J_{All} と、全熱流のうち SiNW部を流れる熱流の比 J_{NW}/J_{All} の積としてあ らわすことができる($J_{NW} = J_{All}[J_{NW}/J_{All}]$)。このよ うに分解すると、以下に述べるように t_{SiO2} およ び t_{sub} 依存性をシンプルに説明できる。

Fig.3に示すように、 J_{All} は t_{Si02} に対して単調減 少し、 t_{Si02} が薄い領域で一定値に飽和する。 J_{All} の飽和値は t_{sub} が薄くなるにつれて増大する。す なわち、 J_{All} を大きくするには t_{Si02} と t_{sub} が薄いほ ど良い。一方、SiNWに流れる熱流比 J_{NW}/J_{All} は t_{Si02} に対して単調増加となる(Fig.4)。 J_{NW}/J_{All} は t_{Sub} に依存せず t_{Si02} で決まる。したがって、発電 密度および ΔT_{NW} の最大点は、 t_{Si02} に対して単調 減少する J_{All} と単調増加する J_{NW}/J_{All} がバランス する点であるといえる。以上の解析から、SiNW の下のSiO2層がSiNWに流れる熱流比 J_{NW}/J_{All} を 大きくし、SiNWにかかる温度差を大きくする 役割があることが明確となった。

なお、本研究は、JST-CREST (JPMJCR15Q7) により補助を受けて実施された。

 M. Tomita et. al., Symp. VLSI Technol. Dig. Tech. Papers (2018) 93. [2] M. Tomita et. al., SSDM 2018, F-8-04.





Fig.1 Schematic of simulated TE generator and equivalent circuit.



Fig.3 Main heat flow through ladder circuit and Si substrate depending on SiO₂ thickness.

Fig.2 Power density dependence of SiO_2 and substrate thickness.



BOX thickness (μm) Fig.4 Heat flow ratio between main flow and flow in NW depending on SiO₂ thickness.