

n 型フロントエミッター型結晶シリコン太陽電池モジュールの 長時間電圧誘起劣化における SiO₂ 膜の影響

Effect of a SiO₂ film on the long-duration potential-induced degradation of
n-type front-emitter c-Si photovoltaic modules

北陸先端大¹、豊田工大²、明治大³、産総研⁴

◦鈴木 友康¹、山口 世力¹、中村 京太郎^{2,3}、増田 淳⁴、大平 圭介¹

JAIST¹, Toyota Tech. Inst.², Meiji Univ.³, AIST⁴

◦Tomoyasu Suzuki¹, Seira Yamaguchi¹, Kyotaro Nakamura^{2,3}, Atsushi Masuda⁴, Keisuke Ohdaira¹

E-mail: s1810099@jaist.ac.jp

電圧誘起劣化(PID)は、太陽電池モジュールの Al フレーム-セル間の電位差に起因して発電性能が劣化する現象である。基板に n 型結晶 Si を用い、光入射側に p 型エミッター層がある n 型フロントエミッター型(n-FE)結晶 Si 太陽電池は、汎用の p 型 Si 基板を用いたものと比べ変換効率がが高く、今後の普及拡大が期待されているが、PID に関する知見は不足している。これまで我々は、n-FE モジュールの PID に関し、発現までの時間と挙動の異なる三段階の劣化を確認しており[1,2]、p 型モジュールとは PID の挙動が異なることを見出している。本研究は n-FE セルで用いられる SiO₂ 膜が PID においてどのような劣化挙動の変化をもたらすのかを、SiO₂ 膜の無いセルを用いて作製したモジュールの PID と比較することにより調査した。

通常の n-FE セルと、SiO₂ 膜が製膜されていないこと以外ほぼ同じ構造の n-FE セルを、EVA、バックシート、カバーガラスを用いてラミネートし、モジュールを作製した。PID 試験では、モジュールの上に導電性ゴムシート、Al 板、ガラス板を積層し、85 °C の環境下で、Al 板を基準としてセルに-1000 V の電圧を印加した。

図 1 にそれぞれの n-FE モジュールの、初期値で規格化した短絡電流密度(J_{sc})、開放電圧(V_{oc})、曲線因子(FF)、最大電力(P_{max})の PID 試験時間依存性を示す。短時間(1-2 min)での J_{sc} および V_{oc} の低下で特徴づけられる第一劣化[1,2]に着目すると、SiO₂ 膜の無いセルを用いたモジュールでは、この第一劣化が確認されない。これは、第一劣化の原因である窒化 Si への正電荷蓄積が、SiO₂ 膜の無いセルでは起きないためであると考えられる。次に FF が低下する第二劣化、 V_{oc} と FF がさらに低下する第三劣化に着目すると、SiO₂ 膜の無いセルを用いたモジュールの方が劣化の発現が早く、程度も大きくなっていることがわかる。第二劣化は Si セルの空乏層への Na 侵入[1]、第三劣化は Na のドーム状構造形成[3]に起因すると考えられており、SiO₂ 膜の無い n-FE モジュールでは、Na の侵入が速く、侵入量も多いことが推察される。また、第三劣化でのドーム状構造形成の際、反射防止膜である窒化 Si が消失するが[3]、その影響と思われる J_{sc} 低下が、劣化し始めた時間は異なるが、SiO₂ 膜の有無にかかわらず確認できた。

以上の結果から、n-FE セルの SiO₂ 膜は、窒化 Si に蓄積する電荷の Si 側への放出を妨げるため第一劣化の発現を引き起こす一方、Na 侵入に対する障壁となり、第二、第三劣化を遅延、抑制する働きがあると考えられる。

謝辞：本研究は、NEDO からの委託を受け実施した。

[1] Y. Komatsu et al.: Microelectron. Reliab. 84, 127 (2018).

[2] S. Yamaguchi et al.: Jpn. J. Appl. Phys. 57, 122301 (2018).

[3] 大平他、第 66 回応用物理学会春季学術講演会 (2019).




Fig.1 Normalized J_{sc} , V_{oc} , FF, and P_{max} of n-type FE c-Si PV modules with and without SiO₂ layers as a function of PID-stress duration.