強誘電体トランジスタにおいて観察される急峻スロープの起源

Origin of Steep-Subthreshold Swing Behaviors in Ferroelectric FETs

産総研¹, 東大院工²⁰右田 真司¹, 太田 裕之¹, 鳥海明² AIST¹, Univ. of Tokyo², [°]S. Migita,¹ H. Ota,¹ and A. Toriumi² E-mail: s-migita@aist.go.jp

【はじめに】強誘電体トランジスタ(FE-FET) の電気測定において急峻スロープ特性がし ばしば観測されている。そしてその原因を負 性容量(Negative Capacitance)効果[1]という新 しい動作原理によるものと解釈し、NC-FET 動作を実証したと主張する報告が多数発表 されている。ところが NC 効果それ自体の物 理定義やその原理実証方法に不明瞭な部分 が残されているため、実験で得られた急峻ス ロープ特性の全てを新しい動作原理の実証 だと結論付けることは困難なのではないか と我々は考えている。

本研究では強誘電体キャパシタと MIS キ ャパシタとの面積比を調整した MFMIS 型ゲ ートスタック構造を有する FE-FET を作成し て電気特性を調べ、適切な面積比を採用した 時に急峻スロープ特性が顕著に現れること を観測した[2,3]。この現象は、分極反転が生 じる際に強誘電体キャパシタに電荷が発生 し、これに釣り合う電荷が MIS キャパシタ側 にも生成し、その結果として通常のゲート電 圧変調よりも大きな電荷量の変化が半導体 チャネルにもたらされているためであると 我々は解釈する。

【実験】p型のバルク Si(100)基板を用いて、 3.8 nm 厚さの SiO₂ 熱酸化膜と TaN 電極から 成る MIS トランジスタを作成した。続いて MIS トランジスタのゲート電極のコンタク トホールの内部に 10 nm 厚さの Hf-Zr-O 強誘 電体のキャパシタを作成し、面積比(S_i/S_F)を 有する MFMIS 構造を作った。最後に FGA ア ニール(450°C, 30 min)を行って完成した。電 気特性は Keysight B1500A を用いてパルス測 定で評価した。

【結果と考察】面積比(S_i/S_F)を7で設計した MFMIS型FE-FETの電気特性をFig.1(a)に示 す。反時計回りのヒステリシスが現れており、 FE-FETとして機能していることを確認した。 ドレイン電流の変化率から求めたSS特性を Fig.1(b)に示す。ちなみにこのFE-FETに用い たMIS-FETのSS値は70mV/dec.である。通 常はMIS-FETの上にさらにキャパシタを積 層するとSS値は増加してしまう。ところが 図を見ると、多くのデータ点において Boltzmann限界の60を下回るSSが出現している。

面積比が異なる FE-FET の電気特性も比較 した結果、強誘電体の分極反転の際の電荷量 変化が Steep-SS の出現を誘発しているとい う解釈に至った。すなわち強誘電体の分極反 転の際に発生する電荷が駆動力となって MIS キャパシタにも大きな電荷量変化を引 き起こし、Steep-SS が生じている。Steep-SS を得るためには、ゲートに逆バイアスを印加 して強誘電体の分極状態を最初に整え、そこ からゲート電圧を変化させる必要がある。こ れはLiらが考察しているNC効果のメカニズ ムとも整合する[4]。このメカニズムで動作す る限りにおいては、Steep-SS を観察すること はできても、低電圧動作する CMOS を実現す ることは困難である。

【謝辞】本研究は JST CREST Grant Number JPMJCR14F2の支援を受けて行った。

【参考文献】

- [1] S. Salahuddin and S. Datta, *Nano Lett.* **8**, pp. 405-410 (2008).
- [2] S. Migita *et al.*, Ext. Abstract 2018 Silicon Nanoelectronics Workshop (June, 2018, Honolulu), pp. 11-12.
- [3] S. Migita *et al.*, Tech. Dig. 2018 IEDM (Dec., 2018, San Francisco), pp. 719-722.
- [4] X. Li and A. Toriumi, Tech. Dig. 2018 IEDM (Dec., 2018, San Francisco), pp. 715-718.



Fig. 1 (a) I_D -V_G characteristics of MFMIS-type FE-FET (area ratio=7). (b) The relationship between I_D and SS.