SiN キャップ層高温熱処理により GaN 中に導入される深い準位

Deep-level traps introduced in GaN by high-temperature thermal treatment with SiN

cap layer

名大工¹,名大院工²,名大未来研³,豊田合成⁴

°(B)古田 悟夢¹, 堀田 昌宏^{2,3}, 田中 成明⁴, 岡 徹⁴, 須田 淳^{2,3}

Nagoya Univ.^{1,2,3}, Toyota Gosei⁴ °S. Furuta¹, M. Horita^{2,3}, N. Tanaka⁴, T. Oka⁴, J. Suda^{2,3}

E-mail: furuta.satomu@h.mbox.nagoya-u.ac.jp

イオン注入後やプロセスダメージの回復のために高温熱処理(アニール)が行われる。高温熱処理 には欠陥の回復効果が期待される一方、新たな欠陥生成の恐れもある。本研究では n型 GaN ホモ エピタキシャル成長層に対して SiN キャップ層を形成後に高温熱処理を行い、その後キャップ層 を除去してショットキー電極を形成しGaN 中に生成される深い準位とその深さ分布について詳し く調べたので報告する。

n⁺型 GaN 基板上に MOVPE 法により実効ドナー密度 2~3×10¹⁵ cm⁻³の n型ホモエピタキシャル 成長層を 10 μm 成長した試料を用意した。スパッタ法により SiN 膜を形成し、N₂雰囲気中で 950 ~1150°C で熱処理を行った。その後フッ酸により SiN 膜を除去、Ni を EB 蒸着して表面にショッ トキー電極, 裏面にオーミック電極を形成し DLTS 測定を行い、深い準位とその深さ方向分布を 評価した。

1150℃ で 4 分間熱処理を行った試料の DLTS スペクトルを Fig. 1 に赤線で示す。5 つの電子ト ラップ(ET1~ET5)が観測された。密度が最も大きかったのは ET5 (*E*_c – 0.75 eV)であり 1×10¹³ cm⁻³ であった。Fig. 1 に黒線で示すように As-grown の試料では目立ったピークは観測されていない。 また、熱処理温度が高いほどトラップ密度が大きいことも確認しており、これらの電子トラップ は SiN キャップ層熱処理によって GaN 中に導入された点欠陥である。

ET4、 ET5 について、深さ方向分布を調べた結果を Fig. 2 に示す。表面付近でトラップ濃度が 高く、深い領域になるほど減少していくことがわかる.このことからトラップは熱処理中に結晶 内部で生成されているのではなく, SiN/GaN 界面から結晶内部に拡散していることが示唆される。

トラップの密度自体は比較的小さいが、イオン注入の活性化アニールなどでは,結晶性の回復 と同時にこのようなトラップの導入も生じていることを考慮する必要がある。



Fig.1: DLTS spectra of thermal treated and as-grown samples.



Fig. 2: Depth profiles of ET4 and ET 5.