縦型 2DHG ダイヤモンド MOSFET ; ゲート幅 10 mm での大電流動作(~1 A)の達成

Vertical-type 2DHG Diamond MOSFET;

Achievement of High Drain Current Operation (~1 A) by Gate Width 10 mm 早大理工 ¹, 名大未来研 ², 早大材研 ³

^O(B)西村 隼 ¹, 大井 信敬 ¹, 岩瀧 雅幸 ¹, 露崎 活人 ¹, 大久保 智 ¹, 蔭浦 泰資 ¹, 平岩 篤 ¹, 川原田 洋 ¹,³

Waseda Univ. ¹, Nagoya Univ. ², Kagami Memorial Research Inst. for Materials Science and Tech. ³

^OJun Nishimura ¹, Nobutaka Oi ¹, Masayuki Iwataki ¹, Ikuto Tsuyuzaki ¹, Satoshi Okubo ¹,

Taisuke Kageura ¹, Atsushi Hiraiwa ^{1, 2}, Hiroshi Kawarada ^{1, 3}

E-mail: junjun0806sky@toki.waseda.jp

縦型デバイスは、横型デバイスに比べ集積化が可能であり、高耐圧/低オン抵抗・大電流動作に優位である。そのため縦型デバイスの開発はパワーデバイス応用において必要不可欠である。我々はC-H終端構造及び高温 $ALD-Al_2O_3$ ^[1]により面方位に依存せず誘起される2次元正孔ガス(2DHG)

を利用した縦型 2DHG ダイヤモンド MOSFET の作製 を 行 い $^{[2][3]}$ 、横型 MOSFETs に匹敵する電流密度(200 mA/mm)と on/off比($^{\sim}$ $^{\sim}$




Fig.1 デバイス光学顕微鏡写真

ダイヤモンド MOSFETs はゲート幅(W_G)が 25-50 μ m と短く、大電流動作をさせるためにはゲート幅を増加させる必要があった。本研究では、Fig.1 に示すような 1 デバイス中に複数のトレンチを形成した構造を採用することによりゲート幅(W_G)を最大 10 mm 程度まで増加させ、ドレイン電流 1 A に迫る値での動作を達成した。 今回作製したゲート幅(W_G): 10 mm のデバイスの光学

今回作製したゲート幅(W_G): 10 mm のデバイスの光学 顕微鏡写真を Fig.1 に示す。トレンチは幅 5 μ m、深さ 2 μ m である。本研究では形成するトレンチ数(1-80 個)を変える ことでゲート幅(W_G)を約 0.1~10 mm と変化させた。 Fig.2 にゲート幅とドレイン電流値($@V_{DS}$: -10 V, V_{GS} : -20 V)の 関係を示す。ゲート幅 2 mm まではゲート幅増加に伴う ドレイン(I_{DS})電流値の増加率が約 100 mA/mm と確認でき る。しかし、ゲート幅 2 mm 以上となると増加率が減少 する。この原因としては、ゲート幅の増加により基板抵 抗の割合が増加してくるためであると考えられる。 V_{DS} : -10 V で I_{DS} : 0.4 A が得られるゲート幅(W_G): 10 mm のデ バイスのパルス測定(Duty 比: 0.1)での I_{DS} - V_{DS} 特性(Fig.3) では、 V_{DS} : -25 V にて最大ドレイン電流 0.96 A ($@V_{GS}$: -20 V)が得られ、1 A に匹敵する大電流動作を確認した。以上 の結果から、本研究の構造により縦型ダイヤモンド MOSFETs の大電流化が可能である事が確認され、パワー デバイス応用に向けた縦型高出力 MOSFETs 実現の可能 性が示唆される。

[謝辞] 本研究は、科研費基盤研究(S)(No.26220903)の助成により実施され、学際・国際的高度人材育成ライフイノベーションマテリアル創製共同研究プロジェクト (文科省)及び文部科学省ナノテクノロジープラットフォーム事業(NIMS 微細加工プラトフォーム)の支援を得た。

- [1] A. Hiraiwa, H. Kawarada et al., J. Appl. Phys. 112 (2012) 124504.
- [2] M. Inaba, H. Kawaradaet al., Appl. Phys. Lett 109 (2016) 033503.
- [3] N. Oi, H. Kawarada et al., Sci.Rep. 8 (2018) in press. 8
- [4] 西村, 川原田他 第79回応用物理学会秋季学術講演会予稿集, 21p-232-11




Fig.2 ドレイン電流(I_{DS}) vs ゲート幅(W_{G}) (@ V_{DS} : -10 V, V_{GS} : -20 V)




Fig.3 I_{DS}-V_{DS}特性 (@ V_{DS}: -25 V, V_{GS}: -20 V)