品質工学を用いたミニマルプラズマ TEOS 膜の膜質向上の検討

Study for Quality Improvement of Minimal Plasma TEOS Film by Using Quality Engineering

ミニマルファブ推進機構 [1], 産業技術総合研究所 [2], SPP テクノロジーズ [3]
○三浦 典子 [1], 古賀 和博 [1,2], 田中 宏幸 [1,2], 野沢 善幸 [3], 速水 利泰 [3], クンプアン ソマワン [1,2], 原 史朗 [1,2]
MINIMAL[1], AIST[2], and SPPT[3]
Noriko Miura[1], Kazuhiro Koga[1,2], Hiroyuki Tanaka[1,2], Yoshiyuki Nozawa[3], Toshihiro Hayami[3], Sommawan Khumpuang[1,2], and Shiro Hara[1,2]
E-mail: noriko-miura@minimalfab.com

[背景と研究目的] LSI 作成において、CVD 法によるシリコン酸化膜系の絶縁膜形成プロセスは、素子分離、エッチングマスク、層間絶縁膜等で必須である。絶縁膜 CVD プロセスは、熱 CVD 法とプラズマ CVD 法に大別されるが、トランジスタ形成工程においては、プラズマによるダメージを回避するため、熱 CVD 法が用いられることが多い。一方、ミニマルファブでは、熱 CVD 装置が未だ開発中であることから、既に実用レベルに達している TEOS プラズマ CVD プロセスを、フルミニマル[1]の SOI 基盤 TiN ゲート CMOS デバイスのリン熱拡散マスク、TiN ゲート加工時のエッチングマスクおよびコンタクト層間に適用し、良好なトランジスタ特性を得ている[2]。現行のミニマルプラズマ TEOS プロセスは、一般的なプラズマ TEOS 膜の成膜温度が 350℃～400℃程度であるのに比べて 300℃と低温であり、下層への熱負荷が低減される反面、膜密度が低く、加熱による膜収縮や変質、ウェットエッチ時にサイドエッチが大きい等の課題がある。今後、実用的な LSI を作製するにあたり、多層配線の形成やチャネルおよびゲート寸法の精密な制御のためには緻密で安定した TEOS 膜が必要となる。そこで、TEOS 膜質とプロセスパラメータの関連性を調査し、膜質の改善を図った。

[開発装置と実験方法] ミニマルプラズマ CVD 装置のプロセス部の概略図を図 1 に示す。本装置は、平行平板のプラズマ CVD 装置であり、上部電極に 27MHz の高周波を印加してプラズマを発生させる。ソースガスのテトラエトキシシラン(TEOS)は、使用量が 1sccm 程度と少ないため、液体を加熱気化させてチャンバーに導入しており、Ar 等のキャリアガスを使用しない。

TEOS 膜の緻密性は、洗浄済みのハーフインチシリコン基板上に TEOS 膜を成膜し、大気圧 N_2 雰囲気下で 700℃, 5 分間の加熱処理を行い、加熱前後の膜厚および屈折率変化量を求めることで簡易的に評価した。膜厚,屈折率測定には分光エリプソメータを使用し、ウェハ面内 81 ヶ所(EE1mm)を測定した。



図 1 ミニマルプラズマ CVD 装置の構造

[結果と考察] 図 2 に、成膜時の TEOS 流量と(a)成膜速度, (b)屈折率(RI), (c)ウェハ面内の膜厚ばらつき(1σ), (d)700℃ 5 分の加熱処理による膜収縮率(Shrinkage)との関係を示す。すべての成膜条件の中で TEOS 流量を変化させた場合に屈折率および膜収縮率に対して最も高い応答性が得られた。TEOS 流量を減少させると、屈折率が上昇し、加熱処理による膜収縮が抑制されることから、膜の緻密性が向上していることが推定される。一方で、ウェハ面内の膜厚ばらつきは TEOS 流量が減少するほど増大する傾向があるため、実用的なプロセスを構築するためには、他の成膜パラメータ(圧力,RF パワー等)と組み合わせて最適化する必要がある。加えて、TEOS 膜の膜質および加工特性に関わるパラメータは、成膜条件のみならず、TEOS 膜上の表面処理条件など多岐にわたるため、すべての条件の組み合わせを評価するには膨大な実験が必要となる。これを解決するため、品質工学の L-18 手法(タグチメソッド)を用い、最適なパラメータの組み合わせを求めた。当日は、各パラメータと膜質との関連性、最適な組み合わせ条件について議論する。



図 2 TEOS 流量と膜質の関係 (a)成膜速度 (b)屈折率(RI) (c)膜厚ばらつき (d)加熱による膜収縮率

＜参考文献＞
[1] S. Khumpuang, et. al, IEEE Trans. Semi. Manufacturing, **28**(3), 551-556 (2015).
[2] 古賀, 他, 第 79 回応用物理学会秋季学術講演, 21p-233-3, (2018).