## ミニマルファブのゲートファーストプロセスで作製した PVD-TiN メタルゲート SOI-MOSFET 電気特性の RTA 温度依存性

**RTA-temperature dependence of the electrical characteristics of the PVD-TiN** 

metal gate SOI-MOSFETs fabricated by using minimal-fab gate-first process

## 産総研<sup>1</sup>、ミニマルファブ推進機構<sup>2</sup>

永勛<sup>1</sup>,佐藤 和重<sup>2</sup>,田中 宏幸<sup>1,2</sup>,古賀 和博<sup>2</sup>,クンプアン ソマワン<sup>1,2</sup>,長尾 昌善<sup>1</sup>,松川 貴<sup>1</sup>,原 史朗<sup>1,2</sup> の枷

## AIST<sup>1</sup> and MINIMAL<sup>2</sup>

°Y. X. Liu<sup>1</sup>, K. Sato<sup>2</sup>, H. Tanaka<sup>1, 2</sup>, K. Koga<sup>2</sup>, S. Khumpuang<sup>1, 2</sup>, M. Nagao<sup>1</sup>, T. Matsukawa<sup>1</sup> and S. Hara<sup>1, 2</sup>

## E-mail: yx-liu@aist.go.jp

【緒言】今まで、我々は SOD 固相拡散によるミニマルファブのゲートラストプロセスで SOI-CMOS の開発を行ってきた[1,2]。今回は、イオン注入によるミニマルファブのゲートファーストプロセスで PVD-TiN ゲート SOI-MOSFET を作製し[3]、その電気特性の RTA 温度依存性を調べたので報告する。

【作製】 デバイス作製には、N 型ミニマル(100) SOI ウエハを用いた。最初に、SOI ウエハの RCA 洗浄 を行い、熱酸化で Top-Si 層膜厚(Tsi)を 89 nm まで薄層化した。次に、選択的に Top-Si 層をエッチング して素子分離を行い、5.8 nm 厚のゲート酸化膜(Tox)形成と 30 nm 厚の PVD-TiN 堆積を行った。続いて、 100 nm 厚の TEOS-SiO2 膜を堆積し、ミニマルマスクレス露光機でゲートパターンを形成した。その後 に、RIE による TEOS-SiO2 ハードマスク形成とウェットエッチングによる PVD-TiN ゲート加工を行っ た。次に、ミニマルマスクレス露光機で PMOS 領域と NMOS 領域を分けてパターニングし、ソース・ ドレインのイオン注入を行った。PMOS には BF2+イオンを、NMOS には P+イオンを用い、同じ条件(Dose = 1.5E15 cm<sup>-2</sup>, Energy = 10 keV, Tilt = 7°, Twist = 0°)でイオン注入を行った。ウエハ洗浄後に、層間絶縁膜 として、145 nm 厚の TEOS-SiO<sub>2</sub>を堆積し、ミニマルレーザ加熱炉で不純物活性化 RTA (Rapid thermal annealing)処理を行った。ここで、Fig.1に示すように、3枚のウエハに対して、温度をそれぞれ 660,760, 860 ℃に設定し、同じ時間 2 秒で RTA 処理を行った。最後に、コンタクトホール形成と Al 配線加工 などを行い、デバイスを完成させた。

【評価】Fig.2に、3枚のウエハ上に作製し た  $L_g = 3.37 \mu m$ の SOI-MOSFET の  $I_d$ -Vg特 性を比較して示しており、サブスレッショ ルド係数(SS)はRTA 温度にほぼ依存しない が、しきい値電圧(Vt)は RTA 温度上昇に伴 い負の側にシフトされることが確認でき る。その結果、Fig. 3 に示すように、 SOI-CMOS インバータの論理しきい値電圧 (VTHC)も負の側にシフトされることが分か る。その主な原因としては、PVD-TiN の仕 事関数が RTA 温度上昇に伴い低下したこ とによるものであると考えられる。Fig. 4 に、3枚のウエハ上に作製した作製した Lg = 1.27  $\mu$ m の SOI-MOSFET (60 個) の V<sub>t</sub> ば らつきを比較して示しており、低温 RTA が σVt低減に効果的であることが分かる。

【文献】[1] 柳永勛, 他, 第 63 回応用物理学会春季 講演会 19a-S423-1. [2] 柳永勛, 他, 第77 回応用物理学 会秋季講演会 16p-B10-11. [3] 柳永勛, 他, 第 65 回応 用物理学会春季講演会 20a-C101-7.



Fig. 3. Transfer characteristics of the fabricated SOI-CMOS inverters with almost the same Lg of 3.37 µm on different sample wafers.

Fig. 2. Id-Vg characteristics of the fabricated SOI-MOSFETs with almost the same  $L_g$  of 3.37 µm on different sample wafers.

NMOS

1.5



Fig. 4. Comparison of the measured  $\sigma V_t$  values of the SOI-MOSFETs with almost the same L<sub>g</sub> of 1.27 µm.