

ダイヤモンド中単一 NV センターのパルス光磁気共鳴測定のための ローエンド FPGA へのフォトンカウンタの実装

Implementation of photon counters to a low-end field programmable gate array for pulsed optically detected magnetic resonance measurements of single NV centers in diamond

早大理工¹, 物材機構², 量研³, 東北大⁴, 筑波大⁵

○永岡 希朗¹, 畑 雄貴¹, 川勝 一斗¹, 石井 岳¹, 福田 謙介¹, 寺地 徳之²,
小野田 忍³, 大島 武³, 品田 高宏⁴, 川原田 洋¹, 磯谷 順一⁵, 谷井 孝至¹

Waseda Univ.¹, NIMS², QST³, Tohoku Univ.⁴, Univ. of Tsukuba⁵

○K. Nagaoka¹, Y. Hata¹, K. Kawakatsu¹, Y. Ishii¹, R. Fukuda¹, T. Teraji², S. Onoda³, T. Ohshima³,
T. Shinada⁴, H. Kawarada¹, J. Isoya⁵, T. Tanii¹, E-mail: nagaoka@tanii.nano.waseda.ac.jp

近年, ダイヤモンド中の NV センターを中心として, 光磁気共鳴法 (ODMR) による多様な磁気センシング研究が行われている。ODMR 測定には, 一般に, ①発光中心の発光強度を測定するための低速フォトンカウンタ, ②発光中心の位置を定めるために共焦点顕微鏡 (CFM) のレーザ走査に連動して働く低速フォトンカウンタ, ③共鳴周波数を特定するためにマイクロ波源の周波数掃引に連動して働く低速フォトンカウンタ, および, ④パルス ODMR 用の高速フォトンカウンタの計 4 種が実装される[1]。これらは CFM を構成する 1 台のアバランシェフォトダイオード (APD) の出力に接続され, 単一フォトン検出に伴って発せられるパルス数を計数するため, ODMR 測定系の中心をなす。

APD は単一フォトン検出に伴って信号パルス (~10 ns 幅の TTL パルス) を発生するが, パルス発生後の復帰時間 (~40 ns) が必要になるため, パルス発生頻度は高々 $2 \times 10^7 \text{ s}^{-1}$ に留まる。したがって, ①から③の低速カウンタは, 制御 PC とのインターフェース部分を除けば, 20 MHz 以上で動作するバイナリカウンタ (32 bit 程度) で実現できる。これは一般的な FPGA (Field Programmable Gate Array) の規模からすれば些少である。一方, ④の高速カウンタは NV センターを光で初期化した直後からフォトン検出までの時間経過を精確に (最低でも~50 ns の精度で) 計測でき, なおかつ, 経過時間ごとの検出フォトン数を積算できなければならない。これにより, 例えば, 3 重項状態にある単一 NV センターの電子スピンの重ね合わせ状態を, 単一フォトン観測を介して決定できる。これには実時間で高速に読み書きができるメモリーが必要になる。FPGA のブロック RAM (BRAM) は 1 クロックで読み出し / 書き込みができるので, 例えばクロック周波数を 100 MHz とし, それまでに積算されたフォトン数の読み出しに 1 クロック (10 ns), それに 1 (フォトンが検出された場合) または 0 (検出されない場合) を加算するのに 1 クロック (10 ns), その値を元のメモリー番地に書き込むのに 1 クロック (10 ns) とすれば, 合計 30 ns に納まるので, パルス発生から次のパルス発生までの時間 (~50 ns) 内に積算プロセスを完了できる。加えて, デュアルポートの BRAM にすれば, この積算プロセスと, 制御 PC との通信プロセス (CPU に実装され, BRAM の内容を送信するプロセス) とを独立制御系として実装できる。

今回, ローエンドな評価用 FPGA である Digilent Zybo z7-20 に①から④のフォトンカウンタをまとめて実装し, 単一 NV センターの Rabi 振動測定を試みた (Fig. 1)。入出力コネクタおよび信号電圧レベル変換回路は自作し FPGA ボードに接続した。パルス ODMR 測定には, Ulm 大学で開発された Python コード Qudi [1]を用いた。マイクロ波の生成には Agilent E4428C を, そのパルス化には Tektronix DTG5274 を用いた。本ポスター発表を通して FPGA の実装例に関する情報共有を行うことが目的である。

なお, 本研究は科研費(17H02751, 18H03766, 26220903, 18K19026)の助成を受けている。

[1] J. M. Binder, et. al.: SoftwareX 6 (2017) 85.

[2] R. Fukuda et al: New J. Phys. 20 (2018) 083029.




Fig. 1 Rabi oscillation of a shallow single NV center fabricated by 2.5 keV nitrogen implantation into a ^{12}C -enriched diamond CVD film [2].