

ミニマルファブを用いた2層 Al 配線プロセスの開発 (3)

Development of 2-Layer Al Wiring process by Minimal Fab (3)

ミニマルファブ推進機構¹, 産総研²

○古賀 和博¹, 加瀬 雅², 佐藤 和重¹, クンプアン ソマワン^{1,2}, 原 史朗^{1,2}

MINIMAL¹ and AIST²

○Kazuhiro Koga¹, Masashi Kase², kazushige.Sato¹, Sommawan Khumpuang^{1,2}, and Shiro Hara^{1,2}

E-mail: kazuhiro.koga@minimalfab.com

【背景】我々は局所クリーン化技術でクリーンルームを不要とし、規格化した超小型の製造装置とウェーハで、1枚ずつ製造する超小型デバイス製造システム・ミニマルファブの開発を行っている[1]。現在、主要前工程装置は実用商品として既に販売している。但し、デバイス試作に必要な不純物拡散は、開発中のイオン注入に替えて、液体ドーパントを用いた熱拡散法を採用している。

現在、熱拡散法を用いた TiN ゲート SOI CMOS を基本デバイスとして、この CMOS をベースとした種々のデバイスに展開していくフェーズに移行しており、集積回路 (JAXA, 1000 トランジスタ規模) やオペアンプの試作にも成功している。今後、さらなる集積化や複雑な回路構成に対応する為には多層配線化が必須となる。

前回 (20 春季講演会) は $0.5\mu\text{m}^2$ サイズのビアを有した 2 層 Al 配線プロセスを検討し、DHF Wet Etch+SF₆/Ar Dry Etch のビア加工法の有効性を示した[2,3]。しかし、ウェーハ内 9 チップのビアチェーン TEG によるビア導通の歩留まりが低く要因を検討した結果、ビアエッチング後のレジスト除去 (O₂/Ar アッシング) に問題があることがわかった。アッシングにて、ビア側壁が Ar イオンのアタックに曝されビア底に層間絶縁膜のプラズマ TEOS 粒子が堆積し導通不良になっていた可能性が高い。今回は、アッシングプロセスを見直し導通歩留まりを改善した 2 層 Al 配線プロセスを検討したので報告する。

【実験方法】図 1 に試作評価した 2 層 Al 配線プロセスフローを示す。まず、熱酸化膜上に Al スパッタ装置にて Al (1) 層目を成膜しパターンを形成する。その後、層間絶縁膜としてプラズマ TEOS 膜 (以下、P-TEOS と略す) を成膜する。次にビアのホトリソ工程を終えた後、ミニマルマイクロプラズマエッチング装置にてビアを加工する。ビア加工では

SF₆/Ar ガスを用いたドライエッチングでマイクロプラズマ出力 20W、ウェーハ側のバイアス出力 15W (13.56MHz) とした。最初に DHF ウェットエッチングにて P-TEOS 膜を途中までエッチングし、その後は SF₆/Ar ドライエッチングにて加工する。次に Al (1) 表面の酸化物除去の為、同エッチング装置にて Ar プラズマ処理を行った後、Al (2) 層目を成膜した。Al (2) 層目のパターンを形成し、最後に、レーザ加熱炉装置にて H₂ アニールを行った。Al (1) 層と Al (2) 層間のビア (コンタクト) 抵抗は図 2 に示すビアチェーン TEG (ビア径 $0.5\sim 4\mu\text{m}^2$, 210 個直列接続) にて測定した。

【結果および考察】図 3 は O₂/Ar アッシングにおける P-TEOS 膜のエッチングについて示したものである。マイクロプラズマエッチング装置において、ウェーハ側に印加する RF バイアスパワーを 0.5W, 5W, 10W, 15W とした場合の P-TEOS 膜のエッチング速度とウェーハ外観について示している。ウェーハ内の中心よりエッジ側のエッチング速度が高い傾向がある。従来条件のアッシング RF パワー 15W ではエッチング速度は 5.3nm/min でばらつき (レンジ) も大きく、P-TEOS 膜がエッチングされ赤茶色に変化した。実際のプロセスではレジストが除去され P-TEOS 膜が露出すると 20nm 程度エッチングされることになる。一方、RF パワー 0.5W ではエッチング速度が 0.3nm/min と低く外観も成膜後と同等な膜色である。

そこで、ビアのエッチング後、RF バイアスパワーを 0.5W としたアッシングによりレジストを除去しビアを形成した。ビアチェーン TEG によるビア導通ではビアサイズ $1\mu\text{m}^2$ から $4\mu\text{m}^2$ まで全てのチップにて導通が得られた。これはアッシング時に Ar イオンでスパッタエッチングされビア底に飛散するビア側壁絶縁物 (P-TEOS 粒子) 量が減少し、ビア底への堆積をなくすことができた為と考えられる。詳細は当日の報告で述べる。

【参考文献】

- [1] 原 史朗, クンプアン ソマワン: 「ミニマルファブの開発とそのデバイスプロセス」, 応用物理学会誌 83 (5), p. 380 (2014).
 [2] 古賀他: 「ミニマルファブを用いた 2 層 Al 配線プロセスの開発」, 第 80 回応用物理学会秋季学術講演会 19p-E304-9 (2019).
 [3] 古賀他: 「ミニマルファブを用いた 2 層 Al 配線プロセスの開発 (2)」, 第 67 回応用物理学会春季学術講演会 14a-A305-6 (2020).

- 熱酸化 (100nm 厚)
- Al (1) スパッタ成膜
- Al (1) パターン形成 (Wet Etch)
- 層間絶縁膜 (プラズマ TEOS 膜)
- ビア形成
- DHF Wet Etch + SF₆/Ar Dry Etch
- レジスト除去 (O₂/Ar アッシング)
- Al (2) スパッタ前処理 (Ar プラズマ処理)
- Al (2) スパッタ成膜
- Al (2) パターン形成 (Wet Etch)
- H₂ アニール

図 1 2 層 Al 配線プロセスフロー




図 2 ビアチェーン抵抗評価 TEG (平面外観と断面構造、ビア数: 210 個/各)




図 3 O₂/Ar アッシングにおける層間絶縁膜プラズマ TEOS のエッチング速度とアッシング後の外観 (時間: 180sec)