

量子虚時間発展法の NISQ デバイス実装に向けた非局所近似の導入： マックスカット問題への適用

Quantum Imaginary-Time Evolution Method toward implementation on NISQ devices
by introducing nonlocal approximation: application to Max-cut problem

東工大, 株式会社 Quemix °西 紘史, 小杉 太一, 松下雄一郎

Tokyo Tech, Ouemix Inc., °Hirofumi Nishi, Taichi Kosugi, Yu-ichiro Matsushita

E-mail: nishi.h.ac@m.titech.ac.jp

虚時間発展法は多体問題の基底状態を指数関数的に高速に求める手法として知られている。近年、量子コンピュータ上で虚時間発展法を実装する方法(量子虚時間発展法)が提案され[1]、古典コンピュータより高速に解を得ることができると期待されている。現在の利用可能な量子コンピュータは、エラー訂正がなく、コヒーレンス時間が短いノイズのある中規模量子コンピュータ(NISQ)デバイスである。文献[1]において提案された量子虚時間発展法は、ゲート深さが深いという課題があるために、この NISQ デバイスへの実装が困難である。

本研究では、この困難に対処するために2つの手法を提案する。1つ目は、量子虚時間発展法の虚時間発展演算子をユニタリー演算子に変換する際に課された局所正条件(LA)を外す、非局所近似(NLA)と呼ばれる方法である。2つ目は虚時間ステップ量子回路の圧縮手法である。NLA と虚時間ステップの圧縮手法の有効性を評価するために、グラフ理論の分野で NP 困難な問題として知られる Max-cut 問題に適用した。

我々は重みなし3-正則グラフと、重みあり全結合グラフを例として扱う。本研究で導入した NLA と虚時間ステップの圧縮手法により、高い計算精度を維持しながらゲート操作数を大幅に削減すること、更にゲート操作数に起因するエラーの蓄積を削減することを可能にした。この結果により、量子虚時間発展法の NISQ デバイス実装に道筋を立てることができた[2]。




Fig. The energy in the quantum imaginary-time evolution method for a weighted fully connected graph with ten vertices. Quantum circuit diagram for one imaginary-time step of the NLA.

[1] M. Motta, C. Sun, A. TK Tan, M. JO'Rourke, E. Ye, A. J Minnich, F. GSL Brandão, G. K.-L. Chan, Nature Physics, 16, 205, (2020).

[2] H. Nishi, T. Kosugi, and Y-i. Matsushita, arXiv2005.12715 (2020).