3次元実装構造を持つ X 線検出器のアレイ化に向けた 超伝導バンプアレイの電気的評価

Electrical evaluation of superconducting bump array

埼玉大院¹, 産総研² O(M2)三友 步¹, 仲川 博², 青柳 昌宏², 菊地 克弥²,

明連 広昭¹, 成瀬 雅人¹, 田井野 徹¹

Graduate school of Saitama Univ.¹, AIST²

^OA. Mitomo¹, H. Nakagawa², M. Aoyagi², K. Kikuchi², H. Myoren¹, M. Naruse¹, T.Taino¹

E-mail: a.mitomo.205@ms.saitama-u.ac.jp

1. まえがき

我々は高エネルギー分解能を有する超伝導ト ンネル接合(STJ)を用いたX線検出器において、 STJ と配線を分離して検出面積拡大を図る手法 として、STJ検出チップと配線基板を3次元実装 する埋め込み型STJ (e-STJ)を提案している^[1]。

本研究では、STJの高温における特性劣化を防 ぐため、低温(100℃)、かつ大気中での超伝導接 続が可能な Pb-In 合金熱圧着法を用いて、超伝導 バンプアレイチップと配線基板のフリップチッ プ接続(FCB)を行い、極低温環境(4.2K)にお ける電気評価を行った。

2. 超伝導バンプアレイの作製

図1に、FCBを行うためのチップ(図中の Chip) と配線基板(図中の Substrate)の構造を示す。チ ップの作製では、熱酸化された Si 基板上に超伝 導配線として Nb を 200 nm スパッタし、配線と バンプの接着層として Ti を 10 nm、Au を 30 nm 連続で蒸着した。さらに、その上に超伝導バンプ として Pb と In の質量比が 9:1^[3]、高さの合計が 6 μ m、直径が 10 μ m となるように連続で蒸着した。 配線基板は、チップと同様の手順で作製した。

FCBの条件は、温度:100℃、荷重:100 N、時間 20 分とした。



Fig.1 Cross-sectional view of the sample

- 3. 単一バンプとバンプアレイの *I-V* 特性
- FCB したサンプルの4.2 K の極低温環境下にお ける *I-V* 特性を測定した。図 2(a) に単一バンプ、 図 2 (b) に 14400 個のバンプアレイの *I-V* 特性を 示す。同図より、単一バンプの臨界電流値は

3.6 mA、常伝導抵抗は約20 mΩ、バンプアレイの 臨界電流値は3.6 mA、常伝導抵抗は約300 Ω で あった。単一バンプとバンプアレイで臨界電流値 が変わらない点とバンプアレイの常伝導抵抗値 が単一バンプの常伝導抵抗値の14400倍に近い 値を示す点から、FCB後のバンプ形状の均一性 が高いことを示している。



(a) Single bump *I-V* (b) Array bump *I-V* Fig.2 *I-V* characteristics of single and array bump

4. <u>まとめ</u>

Pb-In 合金バンプ(10µmφ)を用いて、チップ 上に 14400 個のアレイを作製し、配線基板に大気 中、100℃の熱圧着フリップチップ接続を行った。 4.2 K で全てのバンプの超伝導接続を検証した。

謝辞

本研究のチップ作製において御助言頂いた、橋野 健氏(産総研 デバイス技術研究部門 3D 集積グ ループ)に感謝致します。また、極低温測定環境 を提供してくださった大谷知行博士(理研 THz イメージング研究チーム)に御礼申し上げます。 また、本研究の一部は、文部科学省「ナノテクノ ロジープラットフォーム」事業の支援を受けて、 産業技術総合研究所ナノプロセシング施設にお いて実施されました。

参考文献

- [1] 石塚他、第 74 回応用物理学会学術講演会, 17p-C10-20 (2013).
- [2] 青柳他、第 13 回エレクトロニクス実装学術講演 会,18B-12 (2002).
- [3] 林他、第 80 回応用物理学会学術講演会, 19p-C207-9 (2019).