## FeFET リザバーコンピューティングにおける動作電圧と性能の関係の検証 Examination of impact of operating voltage on performance of reservoir computing using FeFETs

## 東大工 <sup>O</sup>名幸 瑛心, トープ ラサートポン カンデ ィット, 王 澤宇, 中根 了昌, 宮武 悠人, 竹中 充, 高木 信一 <sup>°</sup>E. Nako, K. Toprasertpong, Z. Wang, R. Nakane, Y. Miyatake, M. Takenaka, S. Takagi (Univ. Tokyo, School of Engineering) E-mail: nako@mosfet.t.u-tokyo.ac.jp

【はじめに】我々はリザバーコンピューティング (RC)[1]のリザバーとして、記憶特性と非線形性 を併せ持つ強誘電体 FET(FeFET)を利用すること を提案し[2]、実験的に RC 動作を検証した[3]。ゲ ート電極に入力する電圧振幅が RC 性能に与える 影響を調べた所、分極反転が起きる大きい振幅を 入力した場合の方が、RC 性能が向上する特性を 示したことから FeFET の強誘電性が RC 性能の 向上に寄与することを明らかにした[4]。しかし、 強誘電体の分極反転は、印可電圧に依存して分極 が完全に反転し飽和する (メジャーループ) 場合 と分極反転が不完全な (マイナーループ) 場合が あり、この分極反転量の大きさの RC 性能に与え る影響はまだ明らかになっていない。そこで、本 研究では、強誘電体の分極の大きさと RC 性能の 関係性を検証した。

【実験手法】実験には、TiN/Hf<sub>0.5</sub>Zr<sub>0.5</sub>O<sub>2</sub>(10nm)/ SiO<sub>2</sub> (0.7 nm)をゲートスタックに持つ Si FeFET を用いた。Hf<sub>0.5</sub>Zr<sub>0.5</sub>O<sub>2</sub> は、ALD 法により 300 ℃ で堆積を行い、400℃での熱処理を行なった。 今回の実験ではゲート長 5 µm、ゲート幅 100 µm の FeFET を用いた。Fig.1 に示す通り、入力信号 をパルス幅が 4 µs の三角波パルスで構成される 入力電圧波形で表現し、ゲート電極に印加した。 印加する電圧波形は FeFET の閾値変動幅の中心 である 1V を基準とし、振幅は 0.5V から 3 V ま で変えて測定した。4µs幅の入力電圧波形に応じ て変化する出力電流波形を 20 ns 間隔で区切り、 200 個の電流値を仮想ノードとして用いて、各タ スクに対して、望みの出力になるように重みの値 を学習させた。RC 性能は入力信号 2000 個を学 習に、500 個を検証に用いて交差検証を行い Short Term Memory (STM)タスクと Parity Check (PC)タ スクで評価した[5]。また、t-SNE 法[6]による学習 効果の評価も行った。

【実験結果・考察】入力電圧の振幅によって FeFET の分極がどのように変わるかを観察する ため、入力電圧の振幅とメモリウィンドウの関係 を調べた結果を Fig.2 に示す。振幅 1.5 V までは トラップによる影響が見られ、2V 以上で強誘電 性が発現し、2.5V以上で飽和している。一方、異 なる入力電圧振幅での STM タスクと PC タスク の相関係数を Fig.3 に示す。横軸は入力電圧振幅、 縦軸はタスクの正解とリザバーが予測した値の 相関係数の2 乗を各時間遅れに対して積算した 記憶容量 Memory Capacity(MC)で表している。、 で、MCの値が大きいほど RC 性能が高い。STM は2V以上で飽和し、PCは単調増加しているが 振幅が大きくなるにつれ記憶容量の改善が飽和 している。STM と PC ともに強誘電分極が一部し か反転していないマイナーループ動作である振 幅 2 V や振幅 2.25 V であっても、強誘電分極が 多く反転した振幅 3 V に対して大きな差がつい ていない。Fig.4 の t-SNE による状態分析を見て

も反転分極量によらず識別できる状態数に大き な違いが見られない事が分かる。

【結論】FeFETのRCはマイナーループ動作であっても良好なRC性能を示すことが明らかになった。消費電力やデバイスの信頼性を考慮すると小さい電圧振幅の方が有利であり、FeFETによるRCがエッジコンピューティング向けのデバイスとして有望であることを示した。

【参考文献】[1] G. Tanaka et al., Neural Networks 115, 100 (2019) [2] トーフ<sup>°</sup>ラサートホ<sup>°</sup>ン他、秋季応物学会 19p-F211-4(2019) [3] E. Nako et al., VLSI symposia, TN1.6 (2020) [4] 名幸他、春季応物学会 14a-A301-3 (2020) [5] T. Furuta et al., Phys. Rev. Applied 10, 034063(2018) [6] L. van der Maaten et al., J. Mach. Learn. Research 9, 2579 (2008).



Fig. 4 : t-SNE graph