## 高感度 CMOS イメージセンサ向けシリコンウェーハの製品設計 -炭化水素分子イオン注入による SiO2/Si 界面準位の制御-Product design of silicon wafer for advanced CMOS image sensors -Control of SiO2/Si interface states by hydrocarbon molecular ion implantation-株式会社 SUMCO \*奥山 亮輔, 柾田 亜由美, 鈴木 陽洋, 小林 弘治, 重松 理史, 廣瀬 諒, 門野 武, 古賀 祥泰, 栗田 一成 SUMCO CORPORATION

°Ryosuke Okuyama, Ayumi Masada, Akihiro Suzuki, Koji Kobayashi, Satoshi Shigematsu, Ryo Hirose, Takeshi Kadono, Yoshihiro Koga, and Kazunari Kurita

E-mail: rokuyama@sumcosi.com

## 1. はじめに

CMOS イメージセンサの高性能化のための重要な技術課題として,画素特性に悪影響を与える素子分離領 域から生じるノイズおよび転送トランジスタから生じるランダムテレグラフノイズの低減がある.これらのノイズの原 因は素子分離領域やトランジスタのゲート酸化膜界面に形成される SiO<sub>2</sub>/Si 界面準位と考えられている<sup>1)</sup>. 界面 準位の低減には水素フォーミングガスアニールによる界面準位の不働態化(パッシベーション)がおこなわれてき たが、デバイス構造の多層膜化により水素が SiO<sub>2</sub>/Si 界面に到達できない問題が起きている<sup>1)</sup>. 我々はこれまで に CMOS イメージセンサの高性能化のために炭化水素分子イオン注入エピタキシャルウェーハを開発してきた. このウェーハは CMOS イメージセンサの高性能化に寄与する重金属および酸素に対する高いゲッタリング能力だ けでなく、注入領域での水素・吸着脱離効果といったユニークな特徴を有している<sup>2.3)</sup>.この水素・吸着脱離効果 によって、CMOS イメージセンサの界面準位に起因した白キズ欠陥が低減可能なことも報告されている<sup>4)</sup>.しかし ながら、炭化水素分子イオン注入ウェーハによる界面準位密度の低減を直接観察した事例は報告されていない. したがって、本研究では容量電圧(CV)測定による炭化水素分子イオン注入ウェーハによる SiO<sub>2</sub>/Si 界面準位密 度低減効果の検証をおこなった.

## 2. 実験方法

p型Si(100)基板にC<sub>3</sub>H<sub>5</sub>イオンを加速電圧80 keV/cluster,炭素ドーズ量を $1.0\times10^{15}$  atoms/cm<sup>2</sup>として注入したウェーハとC<sub>3</sub>H<sub>5</sub>イオン注入無しの条件にて $5 \mu m$ のエピタキシャル層を成長させた.次に25 nm のSiO<sub>2</sub> 層を900°C,100分(100%Dry酸素)の条件にて成膜した.その後,SiO<sub>2</sub>/Si界面準位密度の増加を目的として800 keV,2.0 MGyの電子線照射をおこなった.最後に窒素雰囲気で500,700°Cで30分間の熱処理をおこなった.CV 測定にはAI 電極(厚さ:100nm,電極面積:6.4×10<sup>-3</sup> cm<sup>2</sup>)を形成しMOS構造を作製した.SiO<sub>2</sub>/Si界面準位密度(Dit)は,Quasi-static CV 法による結果から算出をおこなった.

## 3. 実験結果

Fig.1 に各熱処理温度に対する C<sub>3</sub>H<sub>5</sub> 注入ウェーハ(赤)と注入無しウェーハ(黒)との CV 測定によるミッドギャップ近傍での Dit を示す. C<sub>3</sub>H<sub>5</sub> 注入無しウェーハでは 500℃で Dit が減少し, 700℃熱処理後に増加する傾向を示した. 一方, C<sub>3</sub>H<sub>5</sub> 注入ウェーハでは 500℃で減少した後に, 700℃熱処理後も Dit はさらに減少する結果となった. 注入無しウェーハは 700℃熱処理中に SiO<sub>2</sub>/Si 界面からの水素の脱離や熱応力等が原因となり Dit が増加 した<sup>5)</sup>と推察されるが, C<sub>3</sub>H<sub>5</sub> 注入ウェーハでは熱処理中に SiO<sub>2</sub>/Si 界面に供給される水素が界面準位をパッシベーションしたことによって Dit が減少したと考える. これらの結果から, C<sub>3</sub>H<sub>5</sub> 注入ウェーハによる SiO<sub>2</sub>/Si 界面準位 密度低減効果を明らかとすることができた.



Fig.1 Dit at midgap by CV measurement with annealing temperature in without and with C<sub>3</sub>H<sub>5</sub> implanted wafer. [参考文献]

1) Regolini et al., Microelectron. Reliab. 47, 739 (2007). doi.org/10.1016/j.microrel.2007.01.067

2) K. Kurita et al., Sensors 19, 2073 (2019). doi:10.3390/s19092073

3) R.Okuyama et al., Phys. Status Solidi A 216(17), 1900175 (2019). doi.org/10.1002/pssa.201900175

4) 山口 直,(独)日本学術振興会「結晶加工と評価技術」第145委員会,第153回 研究会資料,20(2017).

5) Ikuo Kurachi et al., Jpn. J. Appl. Phys. 54 086501 (2015). doi.org/10.7567/JJAP.54.086501