## 浮遊ゲート電位の測定による 2D メモリデバイス動作の理解

Understanding the operation of 2D memory device by measuring floating gate voltage 東大<sup>1</sup>, NIMS<sup>2</sup> O佐々木 太郎<sup>1</sup>, 谷口 尚<sup>2</sup>, 渡邊 賢司<sup>2</sup>, 西村 知紀<sup>1</sup>, 長汐 晃輔<sup>1</sup> O Taro Sasaki<sup>1</sup>, Takashi Taniguchi<sup>2</sup>, Kenji Watanabe<sup>2</sup>, Tomoki Nishimura<sup>1</sup>, and Kosuke Nagashio<sup>1</sup> E-mail: sasaki@ncd.t.u-tokyo.ac.jp

従来の Si 系不揮発性メモリと比較して、高い書き換え耐性が期待される二次元層状界 【緒言】 面を利用した不揮発性メモリに関する研究が盛んである[1.2].メモリの基本動作は、チャネルと浮 遊ゲート(FG)間の双方向トンネル現象によって概説される. しかし, トンネルキャリアの極性や, Id-VBGの双方向掃引時における FG 電位変化等,詳細な理解に至っていないため, 2D メモリの材 料設計が困難な状況である.様々な2Dチャネル材料があるが、代表的な MoSっは強いフェルミレ ベルピンニングにより金属電極のフェルミ準位が伝導帯にのみ接続するため、トンネルキャリア の極性を理解するためのモデル材料として適さない、そこで、両極性動作を示し価電子帯・伝導 帯両方に接続可能な WSe2 を選択した.本研究では,FG に外部電極を付与することで 2D 積層構 造内でのトンネル電流と双方向掃引時の FG 電圧(V<sub>FG</sub>)とを測定し, V<sub>FG</sub> と V<sub>FG</sub>の関係からメモリ動 作を理解することを目的とした.

【実験方法】 90 nm SiO<sub>2</sub>/n<sup>+</sup>-Si 基板上に, PDMS を用いた積層手法により WSe<sub>2</sub>(4.5 nm)/h-BN(9.3 nm)/Graphite(9.2 nm)積層構造を作成し、最後に Ni/Au 電極を形成した. 二次元積層構造内 でのみトンネルが起こるよう Graphite と S/D 金属電極がオーバーラップしない構造とした.

デバイスの模式図と実写真を Fig.1 に示す. VBG を固定し, FG に電圧を印加 【結果及び考察】 することで 2D 積層構造内のトンネル電流を測定した. VFG 正領域では,7V 付近でトンネル電流 が流れ始め、逆に、V<sub>FG</sub>負領域では、-6.5V付近でトンネル電流が流れ始めることを確認した.

次に、*I*<sub>d</sub>-*V*<sub>BG</sub>特性と*V*<sub>FG</sub>を同時に測定した結果をFig. 2(a)に示す. V<sub>BG</sub>を-30 V から掃引開始す ると、SiO<sub>2</sub>と h-BN の容量結合により、 $V_{FG}$  が  $V_{BG}$ と共に増加する(①).  $V_{FG}$  が 7V のトンネル開 始電圧を超え、かつチャネルが n 型となるとトンネルが起こり、 $V_{FG}$ がほぼ飽和する(②).これ は V<sub>FG</sub>が増加しても、トンネルにより V<sub>FG</sub>が減少するフィードバックが掛かるためと考えられる.

このとき, FG 直上のチャネルは VBG で変調されずアクセス領域のみ変調されるため Laの立ち上が りは緩やかとなる. ①, ②に対応するバンド図を Fig. 2(b)に示した. 逆に, V<sub>BG</sub>を+30 V から負方 向へ掃引すると、はじめは容量結合で VFG が減少する(③). このとき、アクセス領域だけでなく FG 直上のチャネルも FG からの電界により変調されるため、Laの立ち下がりは急峻になる.チャ ネルが p 型となるとトンネルがはじまり, V<sub>FG</sub> がトンネル開始電圧まで戻る(④).

以上より、FG 電位測定により、トンネル開始以降 FG 電位が固定されるため、VBG の掃引方向 により Laのサブスレッショルド領域の傾きに差ができることがわかった.メモリ動作時の伝達曲 線は FG 電位に大きく依存することが理解でき,本手法は 2D メモリの材料設計に重要な役割を果 たすと言える.

【参考文献】[1] D. Qiu et.al., Nano Res., 9, 2319, 2016. [2] M. Sup Choi et.al., Nat. Commun., 4, 1624, 2013. [3] Y. Hattori et.al., ACS Appl. Mater. Interfaces, 10, 11732, 2018. 【謝辞】本研究の一部は JSPS 科研費,「研究拠点形成事業(A.先端拠点形成型)」,キオクシア株 式会社(旧社名東芝メモリ株式会社)により助成を受けた.



(b) optical image of device.