

タイムドメインリフレクトメトリとデバイスシミュレーションによる OTFT チャンネル形成初期過程のナノ秒時間分解解析

Nanosecond Time Resolved Analysis of Channel Formation in OTFT with Device Simulation and Time Domain Reflectometry

千葉大院工¹, 千葉大先進科学センター²,

酒井 正俊¹, 廖 維淞¹, 田中 恭平¹, 村上 裕章¹, 岡田 悠悟², 工藤 一浩¹

Department of Electrical and Electronic Engineering, Chiba University¹,

Center for Frontier Science, Chiba University²,

Masatoshi Sakai¹, Liao Weisong¹, Kyouhei Tanaka¹,

Hiroaki Murakami¹, Yugo Okada², and Kazuhiro Kudo¹

E-mail: sakai@faculty.chiba-u.jp

プラスチックフィルム上にプリント技術により形成されるエレクトロニクスの構成デバイスとして有機薄膜トランジスタ(OTFT)が期待されている。OTFT の off 状態からスタートして定常電流に至る過程では、コンタクト電極からキャリア注入が開始され、そのキャリアが半導体/ゲート絶縁膜界面に蓄積して FET チャンネルが形成される。チャンネル面内のキャリアの広がり方は主にキャリアの拡散によって説明できることが東京工大のグループによる時間分解 EFISHG によって明らかにされている^[1]。本報告では、EFISHG で観測されている時間領域よりも前の過程、すなわち、チャンネルが面内方向に広がり始める前までの初期過程を、タイムドメインリフレクトメトリ^[2]とデバイスシミュレーションによって議論する。タイムドメインリフレクトメトリ(TDR)は我々が提案しているインピーダンスを時間分解測定する実験手法であり、デバイスからの電磁波の反射(もしくは透過)を観測することによって、キャリア注入の進行によりデバイスのインピーダンスが変化していく過程をナノ秒の時間分解能で追跡することができる。これまでの TDR の結果において、pentacene のトップコンタクトボトムゲート

TFT 構造について、注入キャリアのフロントラインが半導体/ゲート絶縁膜界面に到達してからホール分布が面内方向に広がり始めるまでにタイムラグが観測されていた。その時間領域のチャンネル面内ホール分布をデバイスシミュレータ(ADVANCE/TCAD)により計算した結果を図 1 に示す。コンタクト電極から注入されたホールは、まずコンタクト電極直下(図 1 の Position < 0 の領域)に蓄積され、その領域のホール密度が飽和した上で面内方向に広がることが明らかとなった。TDR で観測されたタイムラグはこのことに起因すると考えられる。




図 1. デバイスシミュレーションによる OTFT の半導体/ゲート絶縁膜界面におけるホール分布の時間変化

[1] T. Manaka et al., Nature Photonics 1, 581 (2007).

[2] M. Sakai et al., Applied Physics Express 12, 051004 (2019).