縦型 2DHG ダイヤモンド MOSFET パワーデバイス応用に向けた大電流動作(-3.4 A)の実現 Vertical-type 2DHG Diamond MOSFET

Realization of large current operation (-3.4 A) for power device applications

早大理工¹, 早大材研²

^O(B)新倉 直弥¹, 岩瀧 雅幸¹, 西村 隼¹, 堀川 清貴¹,天野 勝太郎¹

平岩 篤¹, 川原田 洋^{1,2}

Waseda Univ.¹, Kagami Memorial Research Inst. for Materials Science and Tech.² ^ONaoya Niikura¹, Masayuki Iwataki¹, Jun Nishimura¹, Kiyotaka Horikawa ¹, Syotaro Amano ¹ Atsushi Hiraiwa¹, Hiroshi Kawarada^{1, 2}

E-mail: n_niikura@akane.waseda.jp

パワーエレクトロニクスの発展には低オン抵抗のデバイスの開発 が必要不可欠である。縦型デバイスは横型デバイスと比べ集積化、 低オン抵抗化の点で有利となっており、我々は C-H 終端構造及び高 温 ALD-Al₂O₃ により誘起される 2 次元正孔ガス(2DHG)を用いた縦 型 2DHG ダイヤモンド MOSFET^[1]を作製し、低オン抵抗(3.2 mΩ cm²)^[2]、大電流動作(-1.6 A)^[3]を報告してきた。現在 SiC,GaN などワイ ドバンドギャプ次世代 n 型パワーデバイスにて大電流、低オン抵抗 なデバイスが多数報告されている^{[4][5]}。これらのデバイスと相補型イ ンバータの開発を行い高効率な電力変換素子を開発するため、縦型 ダイヤモンド MOSFET のさらなる大電流動作を目指す必要がある。 本研究のデバイスでは大電流動作の実現のため、ゲート幅(W_G)を最 大 100 mm まで増加させ、またデバイスの低抵抗化のため微細化等構 造の改善を行った。結果ゲート幅 100 mm にて最大ドレイン電流-3.4 A(@V_{DS}:-20 V)を実現した。

今回作製したデバイスの断面図と光学顕微鏡写真を図1に示す。 トレンチは長さ60 µm、幅2.5 µmとしトレンチ1つ当たりのゲート 幅 WGはトレンチの外周で定義した。トレンチの個数を1~400 個で変 化させデバイス1つ当たりの最大ゲート幅は50 mmとなっている。 ゲートはオーバーラップ構造を取っておりソースゲート間距離、ゲ ートトレンチ間距離は共に0µmであり低抵抗化を図った。

図 2 にデート幅 50 mm のデバイス 2 つを並列接続したゲート 幅 100 mm におけるデバイスの I_{DS} - V_{DS} 特性を示す。 V_{DS} : -20 V, V_{GS} : -20 V にて最大ドレイン電流-3.4 A を実現した。大電流動作 の実現についてはゲート幅の増加、微細化に伴う低抵抗化、ま たソース電極の幅増加によるソースの配線抵抗の低抵抗化などが 寄与していると考えられる。またゲート幅 10 mm のデバイスにお いてダイヤモンド FET 初となる最大ドレイン電流 1A(@V_{DS}:-20 V) を確認した。図 3 にゲート幅(W_G)増加に対するオン抵抗 R_{ON} とド レイン電流 I_{DS} の関係性を示す。 W_G :20 mm 以下では W_G の増加に 対するドレイン電流の増加は 0.133 A/mm 程度であったが、 W_G :20 mm 以上ではドレイン電流の増加に伴い、ソースの配線抵抗と基板 抵抗の割合が大きくなってしまったことが原因だと考えられる。 ソース電極の膜厚を増加させることで断面積が広がり配線抵抗が減 少すると考えられる。以上の結果より縦型ダイヤモンド MOSFET にて大電流動作が実現され、相補型インバータ等パワーデバイスへ の応用が期待される。

[謝辞]学際・国際的高度人材育成ライフイノベーションマテリアル創製共同研 究プロジェクト(文科省)及び文部科学省ナノテクノロジープラットフォーム 事業(NIMS 微細加工プラトフォーム)の支援を得た。

[1] N. Oi, H. Kawarada et al., Sci.Rep. 8, 10.1038 (2018) DOI: <u>10.1038/s41598-018-</u> <u>28837-5</u>

[2] M. Iwataki, H. Kawarada et al., IEEE. 41, 1. (2020) DOI: <u>10.1109/LED.2019.2953693</u>
[3] 西村,川原田他 第 66 回応用物理学会春季学術講演会予稿集, 11p-M113-3
[4] T.Oka et al., IEEE. ISPSD.301-306. (2019) DOI: <u>10.1109/ISPSD.2019.8757621</u>
[5] Y.Saitoh, Y.mikamura et al., JJAP. 58, SBBD11. (2019) DOI:10.7567/1347-4065/aaffba



図 1. デバイス断面図, 光学顕微鏡写真



図 2. IDS-VDS 特性@ WG:100 mm



図 3.ゲート幅の増加に対する オン抵抗、ドレイン電流の関係性