LPCVD SiN 膜耐圧と N₂ アニール温度 (I) TDDDB 頻度と ESR 検討

LPCVD SiN Film Breakdown and N₂-anneal Temperature (I): TDDDB and ESR Evaluations

ローム浜松¹, 香川大創造工², EBL³ ◦栗田 久嗣¹, 中村 真貴¹, 宮川 勇人², 神垣 良昭³

ROHM Hamamatsu.¹, Kagawa Univ.², E&B Research Lab.³,

◦Hisatsugu Kurita¹, Masataka Nakamura¹, Hayato Miyagawa², Yoshiaki Kamigaki³

E-mail: hisatsugu.kurita@roh-h.co.jp

【緒言】 SiN 膜キャパシタの信頼性向上のために絶縁耐圧に及ぼす N₂ アニール温度の影響を調べた。本研究では、耐圧を Time Dependent Dielectric Breakdown (TDDDB)法にて、欠陥を Electron Spin Resonance (ESR)法にて評価した。その結果、N₂ アニール温度にともなう SiN 膜の絶縁膜劣化が SiN 膜中及び Si 基板/SiN₃ 膜界面のダングリングボンド密度と関連する傾向を見出した。

実験 1. SiN 膜の TDDDB 頻度と N₂ アニール温度

【方法】 poly-Si/SiN/poly-Si 膜構造の SiN 膜キャパシタを作製し、SiN 膜の絶縁膜耐圧を測定条件(Fig. 1 内に示す)にて調べた。SiN 膜は縦型 LP-CVD 法により、ジクロロシラン(SiH₂Cl₂)/アンモニア(NH₃)のガス混合比 0.1 の 700°C 雰囲気にて、設計膜厚 55nm を成膜した。SiN 膜形成後、室温 (アニールなし) 及び 700°C から 1150°C まで温度 6 水準の N₂ アニールを各 1 時間行った。

【結果】 各アニール温度に対する SiN 膜耐圧不良の発生頻度は温度とともに増加する傾向がある。また、局所的な増加が 900°C に見られた。(Fig.1)

実験 2. SiN 膜の ESR 測定による欠陥評価

【方法】 ESR(JEOL/JES-RE2X)測定用サンプルは、P 型(100)面 Si 基板(180-300Ω cm)の両面上に SiN 膜を形成し、TDDDB 測定サンプルと同様に N₂ アニールした。その後 3mm×30mm にダイシングで切り出し、TMAH 異方性エッチにより端面処理した。ESR 測定はデバイス動作環境と同じ室温で、積算によりノイズを低減し信号を検出した。

【結果】 観測信号のうち、SiN 膜中の欠陥 K center ($\cdot\text{Si}\equiv\text{N}_3$)及び Si 基板/SiN 膜界面の欠陥 Pb center ($\cdot\text{Si}\equiv\text{Si}_3$)のスピンドensityの N₂ アニール温度による変化を Fig. 2 に示す。K center は 900°C 以上で単調に増加する傾向を示し、Pb center は 900°C 付近で極大をもつ傾向を示した。K center と Pb center の両者の挙動をあわせると、SiN 膜耐圧不良の挙動に対応する可能性が考えられる。

Fig. 1 SiN film breakdown frequency as a function of annealing temperature.

Fig. 2 Density of dangling bonds as a function of annealing temperature.