

SiC パワーMOSFET および界面高品質化の進展

Progress in SiC Power MOSFETs and Reduction of Interface State Density

京大工¹, 東工大² ○木本 恒暢¹, 小林 拓真^{1,2}, 立木 錠大¹, 松下 雄一郎²

Kyoto Univ.¹, Tokyo Inst. Tech.², ○T. Kimoto¹, T. Kobayashi^{1,2}, K. Tachiki¹, Y. Matsushita²

E-mail: kimoto@kuee.kyoto-u.ac.jp

【はじめに】耐圧 1~3 kV 級の SiC パワーMOSFET の実用化が進み、各種機器で顕著な省エネ効果が示されている。しかし、SiC MOSFET の根幹を担う酸化膜/SiC の界面には依然として高密度の欠陥が存在し、ゲート電圧で誘起された反転層キャリアの多くが界面欠陥に捕獲される。本講演では、SiC パワーMOSFET の進展を概説した後、著者らの最近の取り組みについて紹介する。

【SiC パワーMOSFET の進展】MOS 界面特性は過去約 20 年に亘って顕著な進展はないが、短チャネル化とセル密度の増大(微細化)によってチャネル抵抗の低減が進められた。この結果、比較的高濃度 p 型ボディ領域上のチャネル移動度が 15~25 cm²/Vs と低い値に留まっているにも関わらず、耐圧約 1 kV で 1~2 mΩcm² 級の低オン抵抗 SiC パワーMOSFET が多くの機関から報告されている。しかしながら、1.2 kV 級 SiC パワーMOSFET ではオン抵抗の約 50%(移動度やセル密度に依存)をチャネル抵抗が占めており、改善の余地が大きい。また、短チャネル化を進めることにより、短絡耐量が低下するという問題も顕在化している。チャネル移動度を向上できれば、過度な短チャネル化を回避でき、酸化膜を厚くできるので酸化膜電界が低減され、酸化膜へのキャリア注入によるしきい値電圧の不安定性や酸化膜寿命の問題も一気に解決できると期待される[1]。

【SiC MOS 界面の高品質化】SiC と O₂ の反応により SiO₂ を形成する過程において、母体原子である炭素が界面近傍および酸化膜中に残留し、高密度欠陥を形成することが理論的にも予測されている[2]。そこで、SiC 热酸化による炭素欠陥の形成は不可避と考え、これを根本的に解決する手法を探索した。この結果、SiC 表面近傍に存在する欠陥を除去した後、SiC の热酸化を排除したプロセスにより酸化膜を形成することで高品質界面の形成に成功した。

Fig. 1 に従来の酸化膜形成プロセスおよび著者らが提案する二種類のプロセスのフロー図を示す。提案プロセス A では、水素エッチング後に Si 薄膜を堆積し、これを SiC の酸化が進行しない温度で酸化することにより SiO₂ に変換する[3]。プロセス B では、水素エッチング後に堆積法により SiO₂ 膜を形成する[4]。なお、両プロセス共に、酸化膜形成後に窒化を行うことが欠陥低減に有効である。Fig. 2 に、容量-電圧特性の解析により求めた界面準位密度のエネルギー分布を示す。熱酸化後に NO 处理を施すと界面準位密度は大幅に低減するが、その密度は伝導帯端近傍で 10¹¹ cm⁻²eV⁻¹ 以上である。一方、今回提案するプロセス A, B では界面準位密度が(1~4)×10¹⁰ cm⁻²eV⁻¹ であり、伝導帯端付近で比較的フラットな欠陥分布が得られた。MOSFET 特性については当日報告する。

[1] T. Kimoto and H. Watanabe, APEX (Review), **13**, 120101 (2020). [3] T. Kobayashi et al., APEX, **13**, 091003 (2020).

[2] T. Kobayashi and Y. Matsushita, JAP, **126**, 145302 (2019). [4] K. Tachiki et al., APEX, **13**, 121002 (2020).




Fig. 1: Process flows of oxide formation on SiC.




Fig. 2: Interface state density distribution in SiC MOS structures.