

界面変調固相成長法で形成した Sn 添加多結晶 Ge 極薄膜/絶縁基板の電気特性に与えるアニール効果

Effects of Annealing on Sn-Doped Ge / Insulator Grown by Interface-Modulated Solid-Phase Crystallization

九大・システム情報

千代菌 修典, 原 龍太郎, 佐道 泰造

Kyushu Univ. M. Chiyozone, R. Hara, T. Sadoh

E-mail : chiyozone.masanori.857@s.kyushu-u.ac.jp

【はじめに】

高性能な薄膜デバイスの実現を目指し、Si よりも高いキャリア移動度を有する Ge や GeSn が注目されている[1]。我々は、絶縁基板上における Sn 添加 Ge の固相成長を検討し、a-Si 下地を挿入することで Sn 添加多結晶 Ge 極薄膜(膜厚:≤50nm)のキャリア移動度が向上することを明らかにした[2]。今回、Sn 添加多結晶 Ge 極薄膜の電気特性のアニール条件依存性を検討したので報告する。

【実験方法】

石英基板上に分子線法を用いて a-Si 層(膜厚:5nm)の下地層を堆積し、その上に a-GeSn 層(Sn:濃度 2% , 膜厚:50nm)を堆積した(Fig. 1)。これらの試料を N₂ 雰囲気中で熱処理(450°C)し、固相成長を誘起した。

【結果と考察】

熱処理後(熱処理時間:20, 44h)の試料のラマンスペクトルを Fig. 2 に示す。両試料間で、ピークの高さ及びシフト量に変化はなく、熱処理(450°C,20h)により結晶成長はほぼ完了することが判る。ホール効果測定したところ、すべての試料で p 型伝導を示した。キャリア密度及び移動度の熱処理時間依存性を Fig. 3(a)及び 3(b)に示す。熱処理時間の増加(≥20h)につれ、キャリア密度はやや減少した。一方、キャリア移動度は、熱処理時間 44h 付近でピークを示し、その後やや減少した。結晶成長は熱処理時間 20h でほぼ完了することから、熱処理(44h)による移動度の上昇は、粒界欠陥の減少による粒界障壁低下に起因すると考えられる。講演では、アニールによる移動度向上の詳細について議論する。

【謝辞】本研究の一部は東芝デバイス&ストレージ株式会社の支援を受けて実施された。【文献】[1] M. Miyao, et al., JJAP 56, 05DA06 (2017), [2] C. Xu, et al., APL 115, 042101 (2019).




Fig. 1. Sample structure.




Fig. 2. Raman spectra.




Fig. 3. Annealing time dependence of carrier concentration (a) and mobility (b).