ミニマルファブを用いた Si 酸化膜ドライエッチングプロセスの研究

A Study of dry etching process of Silicon oxide film using Minimal Fab [○]田中 宏幸¹, 野沢 善幸^{2,3}, 速水 利泰^{2,3}, クンプアン ソマワン^{1,2}, 原 史朗^{1,2}

F , 57(1) 音手 , 25(1) 小歌 , 77777 アイワン , (1) (1) 産総研, 2ミニマルファブ推進機構, 3SPP テクノロジーズ)

°H. Tanaka¹, Y. Nozawa^{2, 3}, T. Hayami^{2, 3}, S. Khumpuang^{1, 2}, and S. Hara^{1, 2} (¹AIST, ²MINIMAL, and ³SPPT) E-mail: tanaka.hiroyuki@aist.go.jp

【背景・目的】

Si 酸化膜のドライエッチング^{1,2}は、半導体デバイス製造上の基盤技術である。多品種少量向 けに開発された超小型デバイス製造システムであるミニマルファブ³では、プラズマダメージが 問題となる半導体デバイス向け Si 酸化膜のエッチングに関して、これまでデバイスのデザインル ールの観点からもウェットエッチングで十分補うことが可能な範疇だったため、Si 酸化膜ドライ エッチングの開発については、本格的に着手してこなかった。しかしながら、ミニマルファブで デバイスの縮小化を進めてゆく場合、ウェットエッチングでは、サイドエッチング量を考慮しな

ければならなくなるため、ウェットエッチング よりもドライエッチングが適している。更にま た、ウェハ両面を加工するような MEMS デバイ スにおいては、製造工程において片面だけウェ ットプロセスを行うこと自体が不可能な場合 もあり、ドライエッチングプロセスが有効であ る。

そこで、シリコンやメタルエッチングに用い てきた既存のミニマルドライエッチャーが、酸 化膜向けのフロン系ガスを用いたときのエッ チング特性について実験を行い、ミニマルドラ イエッチャーを酸化膜エッチングに適用でき る見通しを得たので報告する。

【開発装置・実験結果と考察】

装置の概略図を(図1)に示す。ICP プラズ マは、筒状のセラミック管にコイルを巻き、超 短波(100MHz, 30W)を印加させて発生させた。

また、シースを発生させて異方性エッチングを行うために、ウェハ基板側からパルスバイアス (2MHz, Vpp 0~400V, Duty 比 0~100%)を印加できるようになっている。今回の実験には、Si

基板の深掘りBoschプロセス向け装置を用いた。 今回の酸化膜エッチングを行う際は、使用ガス 種とガスの交互供給を行わない連続放電プラズ マを用いる。

図 2 は、Si 熱酸化膜上に 1.0µm Line & Space のレジストパターニングしたサンプルのエッチ ング結果である。エッチング条件は、圧力 3Pa、 ICP power 30W、C₄F₈ = Ar = 2.0 sccm、 0_2 = 0.4 sccm、 ウェハ基板側からのバイアス Vpp 400V (duty 比 100%)、エッチング時間 2min とした。その結果、 Si 熱酸化膜の E/R は実用として十分な約 130 nm/min、ウェハ面内不均一性±1.2%、対レジス ト選択比 2.0、対 Si 基板 4.6 を得た。形状はや や順テーパーとなったが、異方性エッチングの 特性が得られている。このことは、Si 酸化膜エ ッチャーとして十分活用できることを示唆して いる。

当日は、バイアス特性や各種 Si 酸化膜依存に ついて報告する。



Fig. 1 A schematic diagram of a Minimal Fab ICP etching source and a chamber.



Fig.2 Cross Section 1.0 μ m L&S SEM picture after etching. PR mask Si Thermal Oxide (210nm) on Si-sub. Pressure = 3Pa, ICP = 30W, C₄F₈ = Ar = 2.0 sccm, O₂ = 0.4sccm, Bias Vpp = 400V, Time = 120 sec

この成果は、国立研究開発法人新エネルギー・産業技術総合開発機構(NED0)の助成事業(JPNP12004)の結果得ら れたものです。

<参考文献>

- [1] Rudolf A.H. Heinecke: "Control of relative etch rates of SiO_2 and Si in plasma etching", Solid-State Electronics, Vol. **18**, pp. 1146-1147 (1975).
- [2] Makoto Sekine: "Dielectric film etching in semiconductor device manufacturing development of SiO₂ etching and the next generation plasma reactor", Applied Surface Science, **192**, pp. 270-298 (2002).
- [3] 原 史朗、クンプアン ソマワン、「ミニマルファブの開発とそのデバイスプロセス」、応用物理、83(5)、 380(2014)。