

Si 基板上窒化物半導体薄膜の内部応力緩和に向けたボイド設計 Void design for stress relaxation in nitride semiconductor films on Si substrates

東大院工 °奥 友則, 百瀬 健, 霜垣 幸浩, 出浦 桃子

The University of Tokyo, °T. Oku, T. Momose, Y. Shimogaki, and M. Deura

E-mail: oku@dpe.mm.t.u-tokyo.ac.jp

背景 窒化物半導体成長用基板として Si が注目されているが、両者の格子定数差や熱膨張係数差に起因して、成長中や冷却中に内部応力が発生することにより、基板の反りが発生しやすい。内部応力低減手法の 1 つにボイドの導入があり、基板に導入[1]・窒化物半導体層中に形成[2]のいずれの場合でも、成長層内のクラック低減などの効果が見られる。一方我々は、Si 表面炭化により得られる 3C-SiC 薄膜をバッファ層として用いることを提案しており[3]、表面平坦なボイドなし SiC/Si 基板上への GaN 成長に成功したが、GaN 表面に内部応力起因と考えられるクラックが観察された[4]。ここで、炭化条件によって SiC/Si 界面にボイドが自己形成されることから[3]、これを内部応力緩和に活用できると考えている。さらに、SiC 薄膜の表面凹凸を活用して、GaN/SiC 界面にもボイドを形成することにより、さらに内部応力緩和できると期待される。そこで今回は、SiC/Si 界面・GaN/SiC 界面のボイドによる内部応力を有限要素法で解析した。

方法・結果 SiC 薄膜は 1200 °C で Si 表面炭化により形成、GaN 層は 1000 °C で MOVPE により成長するため、それぞれの温度で完全緩和して形成された後に、室温まで冷却された際に発生する熱応力を、汎用ソフト COMSOL を用いて弾性変形モデルで計算した。図 1 に示すように、GaN(0001)/SiC(111)/Si(111)の厚さは 2 μm/100 nm/280 μm の厚さとした。1つのセルは 1.4 μm 角とし、周期境界条件により平面方向に無限サイズを仮定した。単位セル内に 1 個ボイドが存在する場合、 $5 \times 10^7 \text{ cm}^{-2}$ の密度となる。SiC/Si 界面の Si 側に存在するボイドは一辺 0.5 μm の正四面体、GaN/SiC 界面の GaN 側に存在するボイドは直径 0.1×0.1×0.3 μm の回転楕円体とした。ボイドをセル中央に 1 個配置した場合の、ボイドの有無による内部応力分布の違いを図 2 に示す。図 1 の赤線で示した、ボイドからもっとも遠い単位セル角の応力分布を深さ方向にプロットしてある。ボイドの有無によらず SiC 薄膜中の内部応力がかつとも大きい。これは、SiC のヤング率がかつとも高いことと、かつとも薄く変形しやすいことが原因と考えられる。Si 側・GaN 側のいずれにおいても、ボイドを導入すると Si 基板・SiC 薄膜・GaN 層すべてに応力分布や応力値の変化をもたらすことが分かった。GaN 層にボイドを導入した場合、薄膜が基板に比して薄いため GaN 層自体のひずみが大きく、ボイドの自由変形による応力緩和が起こりやすいため、GaN 層の応力緩和には効果的である。しかし、Si 基板の圧縮応力が大きくなるため、ボイド設計の際に注意が必要である。Si 側・GaN 側ともに導入したボイドの 2 倍程度の高さまで応力分布が変化しており、ボイドが応力場に与える影響はボイドサイズと同程度であることを示唆している。応力値の最大減少率は Si 内で 1.4%程度、GaN 内で 0.15%程度、SiC 内では 0.2%程度であった。Si 内の応力減少率が大きいのは、Si 側のボイド体積が GaN 側よりも 10 倍程度大きいためと考えられ、応力緩和にはボイド体積が大きく影響することが分かった。

謝辞 本研究は JSPS 科研費新学術領域研究 (19H04534) の助成を受けて行われました。

[1] S. A. Kukushkin *et al.*, Phys. Solid State **61** (2019) 12.

[2] F. J. Xu *et al.*, Cryst. Eng. Comm. **21** (2019) 2490.

[3] M. Deura *et al.*, J. Cryst. Growth **434** (2016) 77.

[4] 出浦他, 2019 年春季応物, 10a-W541-5・6.




Fig. 1 計算に用いた構造。




Fig. 2 ボイドの有無による GaN/SiC/Si 界面近傍の内部応力分布の比較。