

NbN ベース半磁束量子回路による トグルフリップフロップ回路の設計と作製

Design and fabrication of toggle flip-flop circuit with NbN-based half flux quantum circuits

名大院工, °(M2) 杉本 理駆, (M1) 大場 純次郎, Pham Duong, 田中 雅光, 山下 太郎, 藤巻 朗

Nagoya Univ., °Riku Sugimoto, Kenjiro Oba, Duong Pham,

Masamitsu Tanaka, Taro Yamashita, Akira Fujimaki

E-mail: riku@super.nuee.nagoya-u.ac.jp

はじめに

量子計算機の実現に向けて、極低温下で超伝導量子ビットの状態を制御する新たな手法として単一磁束量子(SFQ)回路による量子制御回路の開発が進められている [1]。量子ビットは冷却能力が $10 \mu\text{W}$ 程度と限られた希釈冷凍機内で動作するため、制御回路の低電力化が必須となる。そこで我々は、 π 接合を用いることで従来回路に対し $1/100$ 程度の低消費電力化が期待される半磁束量子(HFQ)回路の開発を進めている [2]。HFQ 回路はこれまで Nb ベースでの研究が進められてきたが、NbN 量子ビットとの材料的親和性を高めるため、NbN ベースの HFQ 回路の開発を行う [3]。HFQ 回路の実証には HFQ 信号を生成、変換する DC/HFQ, HFQ/DC 変換回路が必要である。HFQ/DC 変換回路はトグルフリップフロップ(toggle flip-flop: TFF)回路をベースとしているため、今回は NbN ベース HFQ 回路実証の第一段階として、平均電圧法による HFQ-TFF 回路の動作実証を目的とした。 π 状態が実証されている臨界電流密度 35 A/cm^2 の NbN/AlN/PdNi/NbN 接合 [4] を用いた π 接合 SQUID (π - π - π SQUID) で構成された HFQ-TFF 回路のシミュレーション及び設計及び作製を行った。

設計・作製

HFQ-TFF 回路のシミュレーションには PJSIM [5] を用いた。 π 接合の臨界電流値として $I_c = 50 \mu\text{A}$ を用い、 π 接合を含むループのインダクタンス L_{loop} を調整することで見かけの臨界電流値 I_n を設定した。 $I_c = 50 \mu\text{A}$, $L_{\text{loop}} = 12 \text{ pH}$ において $I_n = 38 \mu\text{A}$ となり、このときスイッチング時の消費電力はおよそ 0.4 nW まで低減される。今回は 4.2 K での動作実証を目的として I_c , L_{loop} を設定したが、 20 mK 環境では $I_c \cdot L_{\text{loop}}$ 積を小さくすることで 10 pW オーダーまでの低消費電力化が期待される。Fig. 1 に設計した HFQ-TFF 回路及びパラメータを示す。この回路は 4 つの SQUID(S1 ~ S4)とインダクタンス L で構成されている。Fig. 2 に、設計した HFQ-TFF 回路における動作波形のシミュレーション結果を示す。入力電圧 V_{in} に対して S2, S4 の接合におけるパルス電圧 V_2 , V_4 の周期が 2 倍になっていることが確認された。Fig. 3 に $I_{b1} = 40 \mu\text{A}$ におけるインダクタンス L に対する I_{b2} の動作マージンとして、回路が動作した最大電流値(赤線)と最小電流値(黒線)の変化を示す。 $L = 30 \text{ pH}$ の時に I_{b2} が $25.6 \sim 39.6 \mu\text{A}$ の範囲で動作した。続いて $I_{b2} = 32.4 \mu\text{A}$ としたとき、 I_{b1} が $26 \sim 43.6 \mu\text{A}$ の範囲で動作した。よって各バイアス電流 I_{b1} , I_{b2} に対して、 $I_{b1} = 34.8 \mu\text{A}$, $I_{b2} = 32.4 \mu\text{A}$ において 20% のマージンが




Fig. 1 Circuit parameters of TFF circuit consisting of π - π - π SQUID.




Fig. 2 Simulation results on voltage pulses V_{in} , V_2 , V_4 .




Fig. 3 Dependence of bias margin of I_{b2} on L .




Fig. 4 Photograph of HFQ-TFF circuit.

得られた。この結果をもとに回路の作製を行った。Fig. 4 に作製した NbN ベース HFQ-TFF 回路の写真を示す。講演では、TFF 回路の動作検証に加え、作製した NbN 層のシートインダクタンス評価についても報告する。

謝辞

本研究は、JSPS 科研費基盤研究(S)(JP19H05615), 特別推進研究(JP18H05211)の支援を受けている。

参考文献

- [1] E. Leonard *et al.*, Phys. Rev. Applied. vol. 11, pp. 014009 (2019).
- [2] F. Li *et al.*, Supercond. Sci. Technol. vol. 34, pp. 025013 (2021).
- [3] S. Kim *et al.*, Commun. Mater. 2, 98 (2021).
- [4] 大場他, 第 82 回応用物理学会秋期学術講演会, 12p-N403-13(2021).
- [5] Y. Yamanashi *et al.*, Supercond. Sci. Technol., vol. 31, No. 10, 105003 (2018).