表面ラフネス散乱に対してロバストな極薄膜 nMOSFET の チャネル材料と面方位の最適設計

Optimum design of channel material and surface orientation for extremely-thin-body nMOSFETs robust to surface roughness scattering ^o隅田 圭,陳 家驄, トープラサートポン カシディット,竹中 充,高木 信一 (東大院工) ^oK. Sumita, C.-T. Chen, K. Toprasertpong, M. Takenaka, S. Takagi (U. Tokyo, School of Eng.) E-mail: sumita@mosfet.t.u-tokyo.ac.jp

【背景】極薄膜ナノシートチャネルは将来のテクノロジーノードにおいて最も有望な構造である一方で、チャネル薄膜化に伴う表面ラフネス(SR)散乱の増大による移動度の劣化が課題として知られている.2 次元材料は薄膜と高移動度の両方を同時に実現出来る材料として注目されているが、CMOS 応用に現実的な 2-3 nm の膜厚範囲において、従来の3 次元半導体との優位性は明らかではない. 我々は以前に、定量性が大幅に改善された SR 散乱の理論モデルを提案している[1]. 従って、本研究では各種材料・面方位に提案モデルを適用することで、2 nm の膜厚まで移動度を評価し、極薄膜チャネルにおける最適なチャネル材料と面方位を明らかにした.

れたラフネスパラメータを用いて計算された表面ラフネス移動度と、移動度の実験値の比較を(111) InAs-OI, (100), (111) GOI について Fig. 2 に示す. ここで TEM に使用したサンプルと、移動度を評価し たサンプルは同一である. 薄膜化による量子化によって、閉じ込め質量の重い谷に電子が集中した結 果, (111) InAs-OI と GOI は L 点の, (100) GOI は Δ_2 点の伝導が支配的となる. RMS を 0.2 nm に揃えた時 のベンチマークを Fig. 3 に, 2nm と 3nm の膜厚における各材料の移動度の比較を Fig. 4 に示す. (100) SOI の SR 移動度は良好であるがフォノン散乱の寄与も大きい為, 2nm 以下の膜厚においては 2 次元材 料に移動度の優位性がある. 一方で(111) InAs-OI の移動度の実験値は低いものの, RMS を 0.3nm まで改 善すれば高い移動度が期待出来る. (111) GOI は極めて異方的な L 点を伝導帯端に持つことから, 2 nm の薄膜においても非常に優れた移動度を有することが予想され、最も有望な構造であると言える.

【謝辞】本研究は、科学研究費補助金 (17H06148 及び 21J10272) の支援により実施した. 【参考文献】 [1] K. Sumita et al., IEDM, 406, 2021. [2] K. Sumita et al., IEDM, 27, 2020. [3] K.-W. Jo et al., IEDM, 673, 2019. [4] W. H. Chang et al., ECS Trans. 86, 25 (2018). [5] K. Uchida et al., IEDM, 47, 2002. [6] S.-K. Su et al., Small Structures 2, 2000103 (2021). [7] M. Si et al., VLSI Symp., T2-4, 2021.



Fig. 3 Benchmark of SR-mobility.

Fig.4 Benchmark of SR-mobility for 3-nm- and 2-nm-thick channels.