3 レベルチャージポンピング法を用いた SiC MOSFET の界面欠陥分布の検討

Analysis of interface trap distribution in SiC MOSFETs by 3 level charge pumping method 筑波大学 ^O(M1)秋葉淳宏, 矢野裕司

Univ. of Tsukuba ^OAtsuhiro Akiba and Hiroshi Yano

E-mail: s2120252@s.tsukuba.ac.jp

4H-SiC MOSFET の SiC/SiO2 界面には、高密度 の界面欠陥が存在している。高性能な MOSFET の 開発にはMOS 界面の多角的な評価が重要であり、 評価手法の1つにチャージポンピング(CP)法があ る[1]。その応用である3レベルチャージポンピン グ(3LCP)法[2]では、パルスの電圧を2値ではなく 3 値とすることで、界面欠陥の捕獲・放出過程の 影響を観測することが可能である。我々は SiC-MOSFET において Si-MOSFET には見られない特 異な 3LCP 特性を確認し、それが界面近傍酸化膜 トラップ(NIT)の影響であると報告した[3]。今回、 SRH 統計[4]に基づいた数式を用いて 3LCP 特性の 解析を行い、測定結果に近い 3LCP 特性を示すよ うな界面準位と NIT の分布を検討した。

3LCP 法では MOSFET のドレインおよびソース を接地し、ゲートに図1のようなパルスを印加す る。パルス電圧は MOS 界面が強反転(VH)、弱反転 (*V*_{STEP})、蓄積(*V*_L)となるよう 3 段階に変化させ、 VSTEP の印加時間 tSTEP を変化させた際に基板に流 れる電流(CP 電流)を測定する。Si-MOSFET では tstep が長くなるにつれて CP 電流が減少し、その 後一定となる特性が測定される。一方、SiC-MOSFET では V_{STEP} がある程度大きい場合に、t_{STEP} が長くなるにつれて CP 電流が減少した後に増加 する特性が観測される(図 2)。これは Si-MOSFET の MOS 界面には存在しない NIT の影響であると 考えられる[3]。

ここで SRH 統計に基づいた 3LCP 特性の解析に ついて説明する。SRH 統計は確率論に基づく速度 反応式であり、欠陥への電子および正孔の捕獲・ 放出の4過程を想定する。これら4つの過程と欠 陥の電子占有率fの関係性から、fの時間変化f(t)



[1] G. Groeseneken et al., IEEE T-ED. 31, 42 (1984). [2] N. S. Saks et al., IEEE EDL. 11, 339 (1990). [3] Y. Matsuya et al., ICSCRM, We-P-30 (2019). [4] W. Shockley et al., Phys. Rev, 87, 835, (1952). [5] H. Yano et al., Appl. Phys. Lett.81, 302, (2002)



Fig.1: Applied pulse to the gate



Fig.2: Measured 3LCP characteristics



Fig.3: Calculated 3LCP characteristics