[G] 実装

[259] 有限要素法を用いた高密度配線板スタックビア部の破壊解析

*野﨑 萌¹、苅谷 義治²、広島 義之³、武富 信雄³、大橋 健一⁴、富岡 健一⁴、菊池 俊一⁵、Jack TAN⁵ (1. 芝浦工大(院)、2. 芝浦工大、3. NTTエレクトロニクスクロステクノロジ株式会社、4. 昭和電工マテリアルズ株式会社、5. HDP User Group)

キーワード：Stacked Via、Finite Element Analysis、Printed Wiring Boards、Delamination analysis

有限要素法解析によりスタックビア界面の破壊駆動力を破壊力学的に評価し，ビア界面破壊におよぼす影響因子を調査し，破壊の防止のための設計指針を得た．