[PCG21-P04] アナログ・デジタル混載チップによる小型プラズマ波動波形捕捉受信器
キーワード：小型プラズマ波動受信器、特定用途向け集積回路
宇宙空間は希薄なプラズマで満たされており、その運動エネルギーの交換は波動として観測される。したがって、プラズマ波動を観測することで、宇宙プラズマ中で生起する物理素過程を知ることが出来る。しかし、要求性能上、プラズマ波動観測機器は大型になってしまいやすい。
そのため、本研究グループは、ASIC(Application Specific Integrated Circuit)技術を用いたプラズマ波動受信器の小型化を目指している。
プラズマ波動受信器には波形捕捉型とスペクトル型の2種類あり、本研究では、ASIC技術による小型波形捕捉型受信器の開発を進めている。波形捕捉型受信器はプラズマ波動の波形データを取得する受信器である。波形データはそのままでは地上に送信するにはデータ量が大きく、連続的な観測が行えない。観測回数を増やすために、少しでもデータを小さくする必要があり、デジタル処理によるデータ圧縮が必要である。この波形データのデジタル処理による圧縮をハードウェアとして行う回路が波形圧縮回路である。
本研究の先行研究として、プラズマ波動受信器のスペクトル型、波形捕捉型双方のアナログ回路のASIC化を実現している。これにより、プラズマ波動受信器アナログ回路の大幅な小型化に成功した。また、デジタル処理部についても、金沢大学のグループにより従来ソフトウェアで実現されていた処理のハードウェア化(FPGA化)にも成功している。
本研究では、アナログ部をインプリメントしたASICチップ内に、アナログ・デジタル混載技術を用いて、FPGA上で実現されたロジックをアナログ回路と同一チップ上に実現する。そして、波形捕捉型受信器のアナログ部、デジタル部をすべて一つにチップ化して究極の小型化をはかることを目的としている。
ASICで使用される論理構成はFPGAと同一のものを使用することが出来る。したがって、FPGAですでに、開発および検証済のHDL(Hardware Description Language)データをもとにASICを開発することが出来る。金沢大学でFPGA用に開発、検証されたHDLをもとに波形圧縮回路のASIC化を行う。本発表では波形圧縮回路のうち、デジタルフィルタおよびアナログ回路を同一チップ上でASIC化し、動作検証を行った。
また、本研究では、受信器の小型化とともに先行研究で開発されたアナログ回路の改良も並行して行う。改良の一つとして、従来の回路では、制約ゆえに実現しえなかった機能を追加したアナログ回路を搭載したチップも試作した。
プラズマ波動観測において、ダイポールアンテナの差動をとるダイポール測定のほかに、ダイポールアンテナの2つのアンテナをそれぞれモノポールアンテナとして観測を行うインターフェロメトリモードがある。インターフェロメトリモードを使用することで波動の位相速度を捉えることができ、次期科学衛星観測では要の観測項目としてあがっている。しかし、インターフェロメトリモードでは差動を取らないため、外来ノイズに弱くなっている。また、インターフェロメトリモードを使用するには複数の回路が必要となるが、従来の受信
器では体積の制約から回路が不足し、観測を行えないアンテナが存在するなどの問題がある。
本研究では、ASICによる回路の小型化によって回路の増設が容易になるので、ASICを用いてこの問題の解決を試みる。
今回試作したチップには、ダイポール測定、インターフェロメトリモードを同時に行う同時測定回路と、ダイポール測定、インターフェロメトリモードを切り替える切り替え測定回路の2つを搭載している。これらの回路は先行研究で開発されたアナログ回路を複数使用している。
また、今回作製した回路がインターフェロメトリモード時の外来ノイズのほかに、同一基板で同時に複数の回路を動作させるときに懸念されるクロストークや、切り替え測定回路に搭載したスイッチの線形性も考慮して、動作検証を行う。
本発表では波形捕捉型受信器のうち、ASIC上に実現した波形圧縮ロジック設計の詳細とその動作検証結果および、今回試作したチップに搭載した回路の設計の詳細とその動作検証結果について発表を行い、今後更に高度な波形捕捉型受信器として開発を進める指針を示す。
そのため、本研究グループは、ASIC(Application Specific Integrated Circuit)技術を用いたプラズマ波動受信器の小型化を目指している。
プラズマ波動受信器には波形捕捉型とスペクトル型の2種類あり、本研究では、ASIC技術による小型波形捕捉型受信器の開発を進めている。波形捕捉型受信器はプラズマ波動の波形データを取得する受信器である。波形データはそのままでは地上に送信するにはデータ量が大きく、連続的な観測が行えない。観測回数を増やすために、少しでもデータを小さくする必要があり、デジタル処理によるデータ圧縮が必要である。この波形データのデジタル処理による圧縮をハードウェアとして行う回路が波形圧縮回路である。
本研究の先行研究として、プラズマ波動受信器のスペクトル型、波形捕捉型双方のアナログ回路のASIC化を実現している。これにより、プラズマ波動受信器アナログ回路の大幅な小型化に成功した。また、デジタル処理部についても、金沢大学のグループにより従来ソフトウェアで実現されていた処理のハードウェア化(FPGA化)にも成功している。
本研究では、アナログ部をインプリメントしたASICチップ内に、アナログ・デジタル混載技術を用いて、FPGA上で実現されたロジックをアナログ回路と同一チップ上に実現する。そして、波形捕捉型受信器のアナログ部、デジタル部をすべて一つにチップ化して究極の小型化をはかることを目的としている。
ASICで使用される論理構成はFPGAと同一のものを使用することが出来る。したがって、FPGAですでに、開発および検証済のHDL(Hardware Description Language)データをもとにASICを開発することが出来る。金沢大学でFPGA用に開発、検証されたHDLをもとに波形圧縮回路のASIC化を行う。本発表では波形圧縮回路のうち、デジタルフィルタおよびアナログ回路を同一チップ上でASIC化し、動作検証を行った。
また、本研究では、受信器の小型化とともに先行研究で開発されたアナログ回路の改良も並行して行う。改良の一つとして、従来の回路では、制約ゆえに実現しえなかった機能を追加したアナログ回路を搭載したチップも試作した。
プラズマ波動観測において、ダイポールアンテナの差動をとるダイポール測定のほかに、ダイポールアンテナの2つのアンテナをそれぞれモノポールアンテナとして観測を行うインターフェロメトリモードがある。インターフェロメトリモードを使用することで波動の位相速度を捉えることができ、次期科学衛星観測では要の観測項目としてあがっている。しかし、インターフェロメトリモードでは差動を取らないため、外来ノイズに弱くなっている。また、インターフェロメトリモードを使用するには複数の回路が必要となるが、従来の受信
器では体積の制約から回路が不足し、観測を行えないアンテナが存在するなどの問題がある。
本研究では、ASICによる回路の小型化によって回路の増設が容易になるので、ASICを用いてこの問題の解決を試みる。
今回試作したチップには、ダイポール測定、インターフェロメトリモードを同時に行う同時測定回路と、ダイポール測定、インターフェロメトリモードを切り替える切り替え測定回路の2つを搭載している。これらの回路は先行研究で開発されたアナログ回路を複数使用している。
また、今回作製した回路がインターフェロメトリモード時の外来ノイズのほかに、同一基板で同時に複数の回路を動作させるときに懸念されるクロストークや、切り替え測定回路に搭載したスイッチの線形性も考慮して、動作検証を行う。
本発表では波形捕捉型受信器のうち、ASIC上に実現した波形圧縮ロジック設計の詳細とその動作検証結果および、今回試作したチップに搭載した回路の設計の詳細とその動作検証結果について発表を行い、今後更に高度な波形捕捉型受信器として開発を進める指針を示す。