[3Rin4] インタラクティブ1

[3Rin4-22] 超立方体上の疑似ビリヤードダイナミクスに基づくレザバー計算のFPGA実装

〇山本 大智¹、川島 一郎²、田向 権²、森江 隆²、香取 勇一^1,3 (1.公立はこだて未来大学、2.九州工業大学、3.東京大学生産技術研究所)

キーワード：レザバー計算、カオスボルツマンマシン、Field Programmable Gate Array

レザバー計算(RC)はリカレントニューラルネットワーク(RNN)の枠組みの1つで，時系列データの処理を目的に応用されている．機械学習モデルに対して，ディジタル回路実装を行うことで高速な演算速度を省電力で実現することが期待できる．香取らはディジタル回路との親和性が高いレザバー計算モデルを提案した．しかし，香取らのモデルをField Programmable Gate Array(FPGA)のようなディジタル回路に実装する場合，ニューロン数の変更に大きな制限が発生する．小規模な回路実装を行う手法として川嶋らがカオスボルツマンマシンのディジタル回路実装に用いたハードウェア指向アルゴリズムを提案している．本研究では川嶋らの提案したハードウェア指向アルゴリズムを基に対象のレザバー計算モデルを改良することで，ディジタル回路実装における回路リソースの消費を軽減可能なモデルを構築した．また，本研究のハードウェア指向アルゴリズムにより、レザバー計算の高速化の実現、人工知能構築のための新しいプラットフォームの確立が期待される．