The 77th JSAP Autumn Meeting, 2016

Presentation information

Oral presentation

13 Semiconductors » 13.4 Si wafer processing /Si based thin film /MEMS/Integration technology

[16p-B10-1~12] 13.4 Si wafer processing /Si based thin film /MEMS/Integration technology

Fri. Sep 16, 2016 1:45 PM - 5:00 PM B10 (Exhibition Hall)

Minoru Sasaki(Toyota Tech. Inst.), Kuniyuki Kakushima(Titech)

2:45 PM - 3:00 PM

[16p-B10-5] Techniques to improve the resist plane uniformity within the half-inch wafer by minimal coater

Hiroyuki Tanaka1,2, Takuya Koga2, Sommawan Khumpuang1,2, Shiro Hara1,2 (1.AIST, 2.MINIMAL)

Keywords:Resist, Coating, minimalfab

ウェハエッジ部でのレジスト膨らみ抑制、外部の微粒子と温湿度環境に対する制御技術開発、局所クリーンエリア内の層流性など、レジスト塗布に関する再現性についての課題は克服してきた。しかしながら、レジスト膜のウェハ面内均一性向上の課題については十分な検証を行っていない。ハーフインチウェハは遠心力が得られないためレジストの塗り広がりには不利であるが、今回良好な結果が得られた。その評価結果について報告する。